DSP课件NO.2-DSPCPU结构.pptVIP

第二章DSP的硬件结构 DSP的硬件结构 DSP的硬件结构，大体上与通用的微处理器相类似，由CPU、存储器、总线、外设、接口、时钟等部分组成，但又有其鲜明的特点。 DSP芯片的主要特点 1．哈佛结构 2．多总线结构 3．指令系统的流水线操作 4．专用的硬件乘法器 5．特殊的DSP指令 6．快速的指令周期 7．硬件配置强 Von Neuman结构与Harvard结构 Harvard结构 程序与数据存储空间分开，各有独立的地址总线和数据总线，取指和读数可以同时进行，从而提高速度，目前的水平已达到90亿次浮点运算/秒（9000MFLOPS） MIPS--Million Instruction Per Second MFLOPS--Million Floating Operation Per Second 流水操作（pipeline） 独立的硬件乘法器 在卷积、数字滤波、FFT、相关、矩阵运算等算法中，都有 ?A（k）B（n—k）一类的运算，大量重复乘法和累加 通用计算机的乘法用软件实现，用若干个机器周期。 DSP有硬件乘法器，用MAC指令（取数、乘法、累加）在单周期内完成。 独立的DMA总线和控制器 有一组或多组独立的DMA总线，与CPU的程序、数据总线并行工作，在不影响CPU工作的条件下，DMA速度目前已达800Mbyte/s CPU 通用微处理器的CPU由ALU和CU组成，其算术运算和逻辑运算通过软件来实现，如加法需要10个机器周期，乘法是一系列的移位和加法，需要数十个机器周期。 DSP的CPU设置硬件乘法器，可以在单周期内完成乘法和累加 TMS320C2xx的CPU（部分） 硬件乘法器 CALU（中心算术逻辑单元） 移位 通用微处理器的移位，每调用一次移位指令移动1-bit DSP可以在一个机器周期内左移或右移多个bit，可以用来对数字定标，使之放大或缩小，以保证精度和防止溢出；还可以用来作定点数和浮点数之间的转换 溢出 通用CPU中，溢出发生后，设置溢出标志，不带符号位时回绕，带符号位时反相，带来很大的误差 DSP把移位输出的最高位（MSB）存放在一个位检测状态寄存器中，检测到MSB=1时，就通知下一次会发生溢出，可以采取措施防止 数据地址发生器（DAG） 在通用CPU中，数据地址的产生和数据的处理都由ALU来完成 在DSP中，设置了专门的数据地址发生器（实际上是专门的ALU），来产生所需要的数据地址，节省公共ALU的时间 C54x与C55x的比较 TMS320C55X DSP Block Diagram C54X的流水各个阶段 C55X的流水各个阶段 大多数的流水保护周期的插入，基于以下两条规则： （1）当一条指令要对某一地址写，而先前的一条指令还未从该地址读，就要插入额外的周期，使读操作首先完成。 （2）当一条指令要从某一地址读，而先前的一条指令还未写入该地址，就要插入额外的周期，使写操作首先完成。 流水线冲突的可能原因 1 对寄存器访问的竞争是影响流水线保护和延迟的主要原因 2 对存储器访问的竞争是影响流水线保护和延迟的重要原因 3 指令缓冲队列也有可能造成流水线保护和延迟 执行（X） 访问2（AC2） 读（R） 写＋ （W＋） 写（W） 寻址 （AD） 访问1 （AC1） 解码 （D） 预解码 （PD） 取指 （F） 预取指1 （PF2） 预取指1 （PF1） 流水的第1阶段（取指令） 流水的第2阶段（执行指令） * * －－TMS320C5000系统结构 * * DSP 总线结构 C P U 存储器 AB DB 冯?诺依曼结构 目的：Y(n)=∑X(i)×A(i) * * DSP 总线结构(续) 哈佛结构 程 序 存 储 器 CPU 数 据 存 储 器 PAB DAB PB DB * * DSP 总线结构(续) 改进的哈佛结构 C P U 程序存储器 数据存储器 DB PB PAB DAB Unified space separate data/prog Memory 4 0 Data Registers 8 8 Auxiliary Registers 1 (40-bit)/1 (16-bit) 1 (40-bit) ALU 3 (24-bit each) 2 (16-bit each) Auxiliary Register ALUs 16 bits 16 bits Data word size 8/16/24/32/40/48 bits 16 bits Program word size 6 4 Add