实验三 触发器.docVIP

数字逻辑Ⅱ 实验内容 实验三 触发器 一、实验目的 12．掌握使用Verilog HDL设计触发器的方法。 3．熟悉不同触发器间相互转换的方法。 4．学会正确使用集成触发器。 二、实验仪器及设备 1 1台2．Quartus II 8.1 三、实验准备及预习 1.复习有关触发器的工作原理。 2.列出各触发器功能测试表格。 3.对所用的集成触发器查出外引线排列图，了解集成块各管脚作用。 4.复习不同触发器之间相互转换的方法。 5.JK触发器和D触发器在实现正常逻辑功能时R、S应处于什么状态？ 6.复习Quartus II的开发、仿真流程。 四、实验内容测试（）逻辑功能 CLK D 逻辑功能 0 1 × × × 1 0 × × × 1 1 ↑ 0→1 0 0 1 1 1 ↑ 0→1 1 0 1 2．测试74LS（）逻辑功能 CLK J K 逻辑功能 0 1 × × × × 1 0 × × × × 1 1 ↓ 1→0 0 0 0 1 1 1 ↓ 1→0 0 1 0 1 1 1 ↓ 1→0 1 0 0 1 1 1 ↓ 1→0 1 1 0 1 3. 使用Verilog HDL设计带异步复位置位端的下降沿触发T触发器，要求。 1 在Quartus II 8.1环境中完成设计代码的输入、编译。 2 在Quartus II 8.1环境中建立仿真波形文件，进行电路仿真，并记录仿真结果。 4．触发器功能转换 在Quartus II软件中，采用原理图方式，分别将上述的JK触发器和D触发器转换成T触发器。 要求：列出表达式，画出实验电路图，建立仿真波形文件，进行电路仿真，并记录仿真结果。 五、实验报告要求： （1）填写真值表，写出特征方程，并分析触发器各引脚的逻辑功能； （2）打印设计代码，仿真报告，并对仿真结果进行分析。 （3）总结各类触发器的特点。