课程设计-频率测量仪设计 毕设论文.docVIP

摘 要 本文介绍了一种自顶向下分层设计多功能数字频率计的设计方法。该频率计采用VHDL硬件描述语言编程以MAX+PLUSⅡ为开发环境，极大地减少了硬件资源的占用。数字频率计模块划分的设计具有相对独立性，可以对模块单独进行设计、调试和修改，缩短了设计周期。该数字频率计的测量范围为l0Hz～10MHz，响应时间小于等于15秒；其测试结果由4只七段数码管稳定显示，测量误差小于等于1％ 。仿真波形与分析结果表明，所设计的电路通过硬件仿真能够满足数字频率计的功能要求，具有理论与实践意义，实现了电子电路自动化的过程。数字频率计模块划分的设计具有相对独立性，可以对模块单独进行设计、调试和修改，缩短了设计周期。 关键词：VHDL 数字频率计 EDA MAX+PLUSⅡ 第一章 概述 第一节 课题研究背景 数字频率计是电子测量与仪表技术最基础的电子仪表类别之一, 数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器 第二章 VHDL程序语言和FPGA简介 一 VHDL程序语言介绍: VHDL语言描述能力强，覆盖面广，抽象能力强，可读性好，既能被人容易读懂又能被计算机识别。VHDL语言中设计实体，程序包，涉及库，为设计人员重复利用别人的设计提供了技术手段。 当电路系统采用VHDL语言设计其硬件时，与传统的电路设计方法相比较，具有如下的特点： 采