09级《电子设计自动化技术》考试A卷.docVIP

课程名称： 电子设计自动化技术 A卷，闭卷 适用专业年级：电气与信息工程学院 09级各专业 考试时间: 100分钟 题号 一 二 三 四 五 六 七 八 九 十 总分 统分人 签名 题分 10 20 20 13 13 24 100 得分 考生注意事项：1、本试卷共 3 页，试卷如有缺页或破损，请立即举手报告以便更换。 2、考试结束后，考生不得将试卷、答题纸和草稿纸带出考场。 3、答案请直接写在试卷对应题目的下面，否则不计分。 一、名词解释（2个小题，每小题5分，共10分） 1．逻辑适配—— 2. 时序仿真—— 二、填空题（共20空，每空1分，共20分） 1．FPGA的中文含义是 ，CPLD的中文含义是 ，二者在保存逻辑信息方面的区别是 。 2.在FPGA/CPLD的设计中，将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件的过程，称之为 。 3.目前比较流行的、主流厂家的EDA的软件工具有Altera的 ， Xilinx的 , Lattice的 。 4．一个相对完整的VHDL程序的三个基本组成部分别是 、 和 。 5．VHDL的数据对象有 、 和 三种。VHDL程序设计中常用的库有 、 STD库 、 和 库。 6.VHDL是一种强数据类型语言,强数据类型的具体含义是: 1 2 。 7.状态机的两种基本操作分别是 和 。 三、问