VLSI系统设计4.pptVIP

VLSI系统设计 第4章 微处理器 （2011-2012） 传输晶体管逻辑 6.4 微处理器的输入/输出单元MCS-51 I/O口 1. P0.x作为普通I/O单元 2. 作为地址/数据总线使用 P1口单元结构 P2口单元结构 P3口单元结构 6.3 存储器组织 存储器组织结构 存储器是用来存储数据字、程序（指令）字的一些单元的集合，它可以有多种结构形式，但作为数据存入和读出的功能模块，它应该包括两个主要的部分：记忆体和写入/读出控制逻辑。记忆体的有多种结构，如ROM、EPROM、E2PROM、RAM、寄存器，等等。 .3 6.3 存储器组织 存储器组织结构 .3 行译码器结构 6.3 存储器组织 存储器组织结构 .3 6.3 存储器组织 存储器组织结构 .3 理论上讲，或非结构的译码器可以完成大量地址的译码，每一字线对应一个N输入的或非门，N为地址的位数，它实际上也是一个或非结构的ROM形式。例如上述的10位行地址译码将对应1024个或非门，这样的译码器将是非常庞大的，除了1024个负载管，还将有10×1024=10240个NMOS管。这种结构的译码器通常只适合于存储单元比较少的存储器，例如微处理器中RAM的选择译码。 在大尺寸存储器的行译码器结构设计中，采用行地址再分组的译码结构。这时，存储主体结构也还将根