532位微处理器绪论.ppt

A31～A3 地址线.双向.低3位地址 A2～A0不对外，用于组合成字节允许信号BE7～BE0 AP 地址的偶校验码输出线 ADS 地址状态信号 A20M A20 以上的地址线屏蔽信号 .与ISA总线兼容的计算机系统中必须有该信号 APCHK 地址校验出错信号. 在读取Cache时，Pentium会对地址进行偶校验，如有错，则该信号输出低电平 1.地址线及控制信号 5.3 Pentium的CPU总线 D63～DO 数据线 BE7～BE0 分别为8个字节的允许信号 DP7～DP0 奇偶校验信号 PCHK 读校验出错 PEN 奇偶校验允许信号.若该信号输入为低电平，则在读校验出错时处理器会自动作异常处理 5.3 Pentium的CPU总线 2.数据线及控制信号 D/C 数据／控制信号.高电平→当前总线周期传输的是数据，低电平→当前总线周期传输的是指令 M/IO 存储器/输入输出访问信号.高电平访存，低电平访问I/O端口 W/R 读/写信号.高电平→写操作，低电平→读操作 LOCK 总线封锁信号.低电平有效 BRDY 突发就绪信号 NA 下一个地址有效信号 SCYC 分割周期信号 3.总线周期控制信号 5.3 Pentium的CPU总线 CACHE Cache控制信号 EADS 外部地址有效信号 KEN Cache允许信号 FLUSH Cache擦除信号 AHOLD 地址保持请求信号 PCD和PWT 片外Cache控制信号 WB/WT 片内 Cache回写／通写选择信号 HIT和HITM Cache命中信号和命中Cache的状态信号 INV 无效请求信号 4.Cache控制信号 5.3 Pentium的CPU总线 INTR 可屏蔽中断请求信号 NMI 非屏蔽中断请求信号 RESET 系统复位信号 INIT 初始化信号 CLK 系统时钟信号 5.系统控制信号 5.3 Pentium的CPU总线 HOLD 总线请求信号 HLDA 总线请求响应信号 BREQ 总线周期请求信号 BOFF 强制让出总线信号 6.总线仲裁信号 5.3 Pentium的CPU总线 BUSCHK 转入异常处理的信号 FERR 浮点运算出错的信号 IGNNE 忽略浮点运算错误的信号 FRCMC和IERR 功能冗余校验和冗余校验出错 7.检测与处理信号 8.系统管理模式信号 SMI 系统管理模式中断请求信号 SMIACT 系统管理模式信号 5.3 Pentium的CPU总线 TCK 测试时钟输入 TDI 测试数据输入 TDO 测试数据输出 TMS 测试方式选择 TRST 测试复位 9.测试信号 5.3 Pentium的CPU总线 BP3～BP0和PM1～PM0 调试寄存器DR3～DR0中的断点匹配信号和性能监测信号 BT3～BT0 分支地址输出信号 IU U 流水线完成指令的执行过程信号 IV V 流水线完成指令的执行过程信号 IBT 指令发生分支信号 R/S 检测请求信号 PRDY 检测请求响应信号 10.跟踪和检测信号 5.3 Pentium的CPU总线 3.1 实地址方式 在8086中，段寄存器的内容就是段的段基址，为了换算成起始地址，我们把它左移4位(×16)即可。但对32位微处理器，用16位段选择字变换成为32位段起始地址就比较复杂。 32位CPU的选择字共有16位，除上述高14位作为虚拟存储器地址空间外，其最后两位是请求保护特权级(RPL)。这要在本课程的“保护方式”中进行讲解。 3.1 实地址方式 2. 描述符表 在32位微处理器里，由虚拟地址变换为物理地址时需要用描述符表。描述符表与程序一起保存在虚拟存储器中，程序执行时都要装入物理存储器。在描述符表里描述符记载的仅是程序段数，如下图所示。描述符长度由8个字节组成。它记载着段的起始地址、大小和属性。CPU根据段寄存器中的的选择字从描述符表选定一个描述符，读取存于其描述符中的起始地址等参数，进行虚拟地址到物理地址的变换。 3.1 实地址方式 为了读取描述符中的起始地址，一定先要知道描述符的物理地址。所以，在CPU中有描述符表寄存器，其中存有描述符表的起始地址。计算的方法如下： (选择字高13位)×8+(描述符表的起始地址)=描述符的物理地址 其中，乘以8是因为描述符由8个字节组成。这样，利用选择字，从描述符表可以找到段的起始地址，也称为段的首地址。可以说，