Altium第九章精选.ppt

Copyright ? 2009 Altium Limited 基于HDL语言的数字系统仿真及验证 Copyright ? 2009 Altium Limited 基于HDL语言的数字系统仿真及验证 设计下载和验证 鼠标双击下图所示Program FPGA图标（事先必须建立Nexys3和PC机USB的正确连接，以及Nexys3平台正确的上电）。当满足硬件条件时，该图标是绿色，表示可以执行这个设计下载过程。 下载完成后，观察验证结果是否符合预期要求。 最后保存设计空间 Copyright ? 2009 Altium Limited 基于HDL语言的数字系统仿真及验证 生成IP核的原理图符号 　　这个部分将生成FPGA_Project.v文件的原理图符号。下面给出实现步骤，其步骤主要包括： 1．在上图内，选中FPGA_Project.v文件。然后，在AD主界面主菜单下，选择Design- Generate Symbol。 Copyright ? 2009 Altium Limited 基于HDL语言的数字系统仿真及验证 2．如下图所示，出现Confirm-Create a new schematic library?（是否创建一个新的原理图库？）。点击Yes按钮，表示将创建一个新的原理图库。 Copyright ? 2009 Altium Limited 基于HDL语言的数字系统仿真及验证 3．出现下图所示的Symbol Options（符号选项）对话框界面。点击OK按钮。 Copyright ? 2009 Altium Limited 基于HDL语言的数字系统仿真及验证 4.生成下图所示的原理图符号。 Copyright ? 2009 Altium Limited 基于HDL语言的数字系统仿真及验证 5.在Project窗口下，如下图所示，出现了Schematic Library Documents文件夹，下面出现一个Schlib1.SchLib的库。 6．将Schlib1.SchLib保存在当前工程路径下（根据情况可以进行修改）。 Copyright ? 2009 Altium Limited 基于HDL语言的数字系统仿真及验证 7．按照前面的方法，将Schlib1.SchLib库添加到系统库中。下图给出了添加Schlib1.SchLib库后的库管理器的界面。 Copyright ? 2009 Altium Limited 基于HDL语言的数字系统仿真及验证 建立新的FPGA设计工程 1．在AD主界面主菜单下选择New- Project- FPGA Project，创建一个名字为FPGA_Project1.PrjFpg的新工程。将工程保存为FPGA_Project1.PrjFpg。 2．按照前面所介绍的添加原理图的方法，添加原理图文件。将其保存为FPGA_Project1.SchDoc文件。 Copyright ? 2009 Altium Limited 基于HDL语言的数字系统仿真及验证 3．由于在该工程中，会使用到前面生成的综合模型edif文件，所以需要指向该工程。在AD主界面主菜单下，选择DXP- Preferences。出现下图所示的界面，展开左侧的FPGA，选中Synthesis。在右侧的User Presynthesized model folder下面的路径选择前面指向的ipcore下的Default-All Constraints。 Copyright ? 2009 Altium Limited 基于HDL语言的数字系统仿真及验证 Copyright ? 2009 Altium Limited 基于HDL语言的数字系统仿真及验证 构建IP调用电路 1．从Schlib1.SchLib库中找到名字为FPGA_Project的元件，按照下图所示的位置将该符号放置在原理图FPGA_Project1.SchDoc中。 Copyright ? 2009 Altium Limited 基于HDL语言的数字系统仿真及验证 2．点击AD主界面工具栏内的按钮，在clk、clr和counter[3..0]放置三个端口，并且和相应的端口进行连接。 3．将clk连接的端口名字改为clk，方向设置为input。 4．将clr连接的端口名字改为clr，方向设置为input。 Copyright ? 2009 Altium Limited 基于HDL语言的数字系统仿真及验证 5．将counter[3..0]连接的端口名字改为counter[3..0]，方向设置为output。 6．按照前面的方法为FPGA_Project元件分配标识符为U1。 7．保存设计原理图文件，其