第五章 数电课件.pptVIP

本章小结 　 时序电路任何时刻的输出不仅与当时的输入信号有关，而且还和电路原来的状态有关。从电路的组成上来看，时序逻辑电路一定含有存储电路（触发器）。 　 时序逻辑电路的功能可以用状态方程、状态转换表、状态转换图或时序图来描述。 　 数码寄存器是用触发器的两个稳定状态来存储0、1数据，一般具有清0、存数、输出等功能。 　 移位寄存器除具有数码寄存器的功能外，还有移位功能。由于移位寄存器中的触发器一定不能存在空翻现象，所以只能用主从结构的或边沿触发的触发器组成。移位寄存器还可实现数据的串行-并行转换、数据处理等。 对各种集成寄存器和计数器，应重点掌握它们的逻辑功能，对于内部电路的分析，则放在次要位置。现在已生产出的集成时序逻辑电路品种很多，可实现的逻辑功能也较强，应在熟悉其功能的基础上加以充分利用。 计数器是一种非常典型、应用很广的时序电路，不仅能统计输入时钟脉冲的个数，还能用于分频、定时、产生节拍脉冲等。计数器的类型很多，按计数器时钟脉冲引入方式和触发器翻转时序的异同，可分为同步计数器和异步计数器；按计数体制的异同，可分为二进制计数器、二—十进制计数器和任意进制计数器；按计数器中数字的变化规律的异同，可分为加法计数器、减法计数器和可逆计数器。 作业题 5-12 * * ② 构成六进制计数器 图5-33（b）六进制计数器 　先构成8421BCD码的10进制计数器； 　再用脉冲反馈法，令R0A＝Q2、R0B＝Q1。 当计数器出现0110状态时，计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现0000～0101六进制计数。 　　计数器的级联是将多个集成计数器（如M1进制、M2进制）串接起来，以获得计数容量更大的N（=M1×M2）进制计数器。 　　一般集成计数器都设有级联用的输入端和输出端。 　　异步计数器实现的方法：低位的进位信号→高位的CP端 　　①先用级联法 　②再用脉冲反馈法 　（2）构成大容量计数器 例：利用两片74LS290构成23进制加法计数器。 图5-34 74LS290构成二十三进制计数器 　先将两片接成8421BCD码十进制的CT74LS290级联组成10×10=100进制异步加法计数器。 仿真 0010 0011 再将状态“0010 0011”通过反馈与门输出至异步置0端，从而实现23进制计数器。 10进制计数器的进位信号？ 1001→ 0000时Q3有下降沿。 作业题 5-11 1. 74LS161的逻辑功能 5.4 中规模集成计数器及其应用 2.　应用举例 5.4.2 同步四位二进制计数器74LS161 复习 　　实现异步N进制计数器的级联法 ？ 　　实现异步N进制计数器的脉冲反馈法？ 5.4.2 同步四位二进制计数器74LS161 1. 74LS161的逻辑功能 图3-35 74LS161的外引线图 状态输出 图3-36 74LS161的逻辑符号 并行输入 CP输入 * 　　表5-14 74LS161的功能表 CP上升沿有效 异步清0功能最优先 同步并行置数 CO= Q3 Q2 Q1 Q0 CTT 图5-22 74LS161的时序图 　（1）同步二进制加法计数 2．应用举例 实现四位二进制加法计数 （2）构成16以内的任意进制加法计数器： 　① 设计思想：利用脉冲反馈法 用S0，S1，S2…，SM…SN表示输入0，1，2，…，N个计数脉冲CP时计数器的状态。 　SM可以为S0，但需小于SN。 　　对于异步置数：在输入第N个计数脉冲CP后，通过控制电路，利用状态SN产生一个有效置数信号，送给异步置数端，使计数器立刻返回到初始的预置数状态SM，即实现了SM～SN-1计数。 　　对于同步置数：在输入第N－1个计数脉冲CP时，利用状态SN-1产生一个有效置数信号，送给同步置数控制端，等到输入第N个计数脉冲CP时，计数器返回到初始的预置数状态SM，从而实现SM～SN-1计数。 ② 分析74LS161的置数功能： ③ 反馈信号的拾取 可利用与非门拾取状态SN或SN－1 可利用进位输出CO拾取状态1111 　十进制计数器的计数状态顺序表 　④ 电路举例（以十进制计数器为例） 图5-23 74LS161构成十进制计数器 改变D3 D2 D1 D0的状态，可以实现其它进制计数。 令D3 D2 D1 D0＝0110 利用进位输出CO取状态1111 实现十进制计数 （0110到1111） 图5-24　用74LS161构成从0开始计数的十进制计数器 改变与非门的输入信号， 可以实现其它进制计数。 令D3 D2 D1 D0＝0000 利用