中文AD9833寄存器.docVIP

~寄存器的频率和相位在AD9833包含两个频率寄存器和2。表三FREQ0 28 Bits 频率寄存器0。当FSELECT位 0时，该寄存器定义了MCLK的频率，输出频率为一小部分频率寄存器1。当FSELECT位 1，这个寄存器定义MCLK的频率，输出频率为一小部分。PHASE0 12 Bits 相位偏移寄存器0。当PSELECT位 0时，该寄存器的内容被添加到累加器输出的阶段。相位偏移寄存器1。当PSELECT位 1，该寄存器的内容被添加到累加器输出的阶段。在AD9833的模拟输出是fMCLK/228 x FREQREG其中FREQREG是频率选择寄存器的值装入。该信号将逐步转移登记由2π/4096x PHASEREG在PHASEREG选择阶段是值载英寸的流程图在图8显示了AD9833的例程以书面形式向登记册的频率和相位写入一个频率登记：当写入频率寄存器，位的D15和D14上给予注册地址的频率。表四。频率寄存器位如果用户希望改变频率登记的全部内容的，连续两次写入到同一个地址后，必须进行广泛的频率寄存器为28位。第一次写将包含14个最低有效位，而第二写将包含14个MSB。此操作模式中，控制位B28座（D13号）应设置为“1”。写一个例子，一个28位是列于表五SDATA Input 结果输入字 0010 0000 0000 0000 控制字写入（D15，D14 00），B28（D13） 1，（D12的） x0100 0000 0000 0000 FREQ0写（D15，D14 01），14个最低有效位 0000 0100 0000 0011 1111 FREQ0写（D15，D14 01），14个最有效位 003F在一些应用中，用户不需要改变频率登记所有28位的。粗调，只有14个MSB是改变，而与微调，只有14个LSB的改变。通过设置控制位B28座（D13号）为“0”，28位频率寄存器操作两个最低有效位，14位寄存器，一个包含14个MSB和其他载有14。这意味着，频率最高位的14个字的最低有效位可以改变的14个独立的，反之亦然。位HLB值（D12的）在确定了其中14个控制寄存器位被改变。这方面的例子是SDATA Input 结果输入字 0000 0000 0000 0000 控制字写入（D15，D14 00），B28（D13） 0; HLB（D12的） 0，即最低有效位1011 1111 1111 1111 FREQ1写（D15，D14 10），14个最低有效位 3FFF表七。写00FF的14个FREQ00001 0000 0000 0000 控制字写（D15，D14 00），B28（D13号） 0，（D12） 1，即最高位0100 0000 1111 1111 FREQ0写（D15，D14 01），14个MSB 00FF写入一期注册时写入一个阶段登记，钻头的D15和D14上都设置为11。 D13号位寄存器确定哪一阶段被加载复位功能的复位功能适当的内部寄存器复位为“0”，以提供一个模拟输出的中点。复位不重置的相位，频率，或控制寄存器。当AD9833通电后，部分应该被重置。要重置AD9833，设置复位位为“1。”采取的部分进行复位，设置位为“0”。DAC的一个信号会出现在输出8 MCLK的周期复位后设置为“0。 “表九。应用复位RESET Bit 结果 0 没有复位应用 1 内部寄存器复位 睡眠功能使用节的AD9833，在不关机可以减少电力消耗。这是使用的睡眠功能。断电的部分是该芯片，可以是内部时钟和DAC。位所需的睡眠功能是表十述这两个DAC的断电和内部时钟这是很有用的AD9833是用于输出数据的MSB DAC的唯一。在这种情况下，DAC是不需要这样就可以关机，以减少电力消耗 当在AD9833内部时钟被禁止，DAC的输出将保持在目前的价值，因为士官是不再积累。新的频率，相位和控制字可以写的部分时，SLEEP1控制位是活跃。在同步时钟仍然活跃，这意味着选择的频率和相位寄存器还可以改变使用的控制位。设置SLEEP1位为“0”使MCLK的。所做的任何更改选民登记册，而SLEEP1活跃将在一定的时间延迟后输出。产出的AD9833芯片提供了一个从多种，所有这些都是在VOUT引脚可从。选择的产出是：最高位DAC的输出数据，正弦输出，或一个三角形该位OPBITEN（D5）和模式（D1的之三）在控制寄存器，用来决定哪输出可从AD9833。这是后面进一步解释，并在表十一。DAC的数据的MSB可以从AD9833输出。通过设置OPBITEN（D5）的控制位为“1”的数据的MSB DAC的可在VOUT端子。这是一个有用的源粗时钟。这方波也可以被分为两个输出之前。位DIV2控制寄存器