第4章+SPI数据传输汇编.docVIP

第4章 SPI数据传输 本章主要内容包括： SPI的原理 SPI模块的组成部分 SPI模块的使用方法 片上SPI的功能 SPI传输的实现 本章全面介绍SPI总线技术的原理和使用方法。读者在学习本章之后能够全面了解SPI的原理和模块的组成部分。本章最后是SPI传输程序代码，读者只需要稍微修改就可以应用的其他程序。 4.1 SPI模块概述 串行外围设备接口SPI（Serial Parallel Interface）总线技术是Motorola公司推出的一种同步串行接口。SPI总线是一种三线同步总线，由于其硬件能力很强，与SPI有关的软件相当简单，使CPU有更多的时间来处理其他事务，因此得到了广泛应用。 SPI传输是三总线结构，而且能够工作在主从模式下，图4.1是SPI总线模块结构图，从图中看出，SPI总线模块包含有如下几部分：输入和输出部分，SPI模块控制部分及波特率产生和控制部分。下面将分别介绍各个部分及其功能。 4.1.1 SPI模块输入和输出 SPI模块的输入和输出是SPI模块与其它SPI模块或元件的接口，时钟信号决定着传输的速度。在进行SPI传输时，数据先保存在SPI内部的数据寄存器，在SPI时钟的作用下，数据通过移位寄存器依次出现在输出线上，或从输入线上接收数据。因此，输入输出部分包含了输入输出引脚和对应的数据寄存器。 1．SPI输入输出引脚 SPI模块可以工作在主模式或从模式下，如图4.2所示，主模式和从模式的输入引脚和输出引脚上不同的，而且主从模式的选择是通过选择的。 MOSI（主机输出从机输入引脚）：在主模式下，该引脚输出数据到从机；在从模式下，从机通过该引脚接收主机发送到数据。 MISO（主机输入从机输出引脚）：该引脚与MOSI引脚功能相反。在主模式下，主机通过该引脚接收从机发送到数据；在从模式下，该引脚输出数据到主机。 SCK(串行时钟)：该引脚为串行数据传输提供时钟信号，主模式下，该引脚向从机提供设置信号，从模式下，该引脚接收主机输出的时钟信号。 （从机选择引脚）：在主模式下，该引脚置高电平；在从模式下，若该引脚置低电平，则说明主机选择了该从机。 图4.2为SPI通信连接示意图，该图中，由于只有一个从机，故从机引脚接地，主机引脚未用，接高电平。 2．SPI移位寄存器和SPI数据寄存器（SPIDR） SPI移位寄存器实现并行数据和串行数据的相互转换，它是一个8位的寄存器，从图4.2中可以看出，主机和从机的SPIDR通过MISO和MOSI串联在一块，形成了一个16位的移位寄存器，传输数据时，发生方移位寄存器中的8位数据串行移入接收方的移位寄存器中。 SPIDR是在SPI传输中暂存输入或输出数据的寄存器，它的作用类似于单片机串口中的SBUF缓存器。SPIDR的状态可以通过读取SPI状态寄存器的SPIF位和SPTEF位获得。接收数据时，当数据从移位寄存器移入SPIDR时SPIF置位；发送数据时，当SPIDR空时，SPTEF置位。可以在任意时刻读取该寄存器，通常情况下，当SPIF置位时进行读取数据。 注意：当SPIF标志置位但数据未被读取，且后续字节已接收到移位寄存器时，该字节将一直保存到移位寄存器中，该字节不影响SPIDR中的字节。但是，在该字节变为无效之前，SPIF中断必须被相应，即必须读取SPIDR中的数据，否则，该字节将被忽略。 4.1.2 SPI控制模块 SPI控制模块是SPI传输系统的控制核心，它控制着SPI传输过程，SPI中断，SPI时钟选择以及SPI的传输波特率。该模块包含三个控制寄存器和一个状态寄存器。 1. SPI控制寄存器1（SPICR1） SPICR1是SPI模块中第一个控制寄存器，它控制着SPI传输过程的禁止和有效，SPI模块是否产生中断，同时控制着SCK时钟信号的相位和时钟选择，控制着移位过程中是先移LSB还是先移MSB。复位后该寄存器的值图4.3是该寄存器各位的描述。 SPIE：SPI中断允许控制位。 SPIE=1：允许SPI中断；SPIE=0：禁止SPI中断。 SPE：SPI使能控制位。SPE=1表：许SPI传输，SPI传输的任何操作都必须使该位置位；SPE=0：禁止SPI（SPI进入低功耗状态）。 SPTIE：SPI传输中断允许控制位。该位允许在SPTEF置位时产生中断。 SPTIE=1：允许SPITEF中断；SPTIE=0表：禁止SPITEF中断。 MSTR：SPI主模式/从模式选择位。MSTR=1：SPI工作在主模式；MSTR=0：SPI工作在从模式。 CPOL：SPI时钟极性控制位。该位选择SPI时钟的极性。在SPI传输时，传输双方必须设置同样的CPOL值。主机在传输中，该位若发生变化则会中止正在进行的传输。CPOL