2011第7、8章时序逻辑电路试题.pptVIP

7、8 时序逻辑电路 时序逻辑电路(sequential systems)的基本概念 时序逻辑电路的分析 一般分析步骤 同步时序电路（Synchronous） 异步时序电路（Asynchronous） 同步时序逻辑电路的设计 一般设计步骤 举例 典型时序逻辑集成电路 寄存器和移位寄存器 计数器 时序可编程逻辑器件 时序逻辑电路的基本概念1 什么是组合逻辑电路? 时序逻辑电路的基本概念2 分析时序逻辑电路的一般步骤 同步时序逻辑电路分析举例(例6.1.3A) 同步时序逻辑电路分析举例(例6.1.3B) 同步时序逻辑电路分析举例(例6.1.3C) 同步时序逻辑电路分析举例(例6.2.2A) 同步时序逻辑电路分析举例(例6.2.2B) 同步时序逻辑电路分析举例(例6.2.2C) 同步时序逻辑电路分析举例(例6.2.3A) 异步时序逻辑电路分析举例(例6.4.1A) 异步时序逻辑电路分析举例(例6.4.2A) 异步时序逻辑电路分析举例(例6.4.2B) 异步时序逻辑电路分析举例(例6.4.2C) 异步时序逻辑电路分析举例(例6.4.2D) 同步时序逻辑电路设计的一般步骤 同步时序电路设计举例(例6.3.1A) 同步时序电路设计举例(例6.3.1B) 同步时序电路设计举例(例6.3.1C) 同步时序电路设计举例(例6.3.1D) 同步时序电路设计举例(例6.3.1E) 同步时序电路设计举例(例6.3.1F) 同步时序电路设计举例(例6.3.1G) 同步时序电路设计举例(例6.3.2a) 同步时序电路设计举例(例6.3.2b) 同步时序电路设计举例(例6.3.2c) 例6.3.3a(P268) 例6.3.3b(P268) 典型时序逻辑集成电路 寄存器和移位寄存器 寄存器与移位寄存器1 寄存器与移位寄存器2 移位寄存器：不但可以寄存数码，在移位脉冲作用下，寄存器中的数码还可根据需要向左或向右移动。 设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。 寄存器与移位寄存器4 由于右移寄存器移位的方向为DI→Q0→Q1→Q2→Q3，即由低位向高位移，所以又称为**上移寄存器。 寄存器与移位寄存器5 2 ．双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器。 寄存器与移位寄存器6 当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作； 寄存器与移位寄存器7 典型集成双向移位寄存器1 74194为四位双向移位寄存器。 典型集成双向移位寄存器2 典型集成双向移位寄存器3 构成环形计数器 典型集成双向移位寄存器4 为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。 计数器的定义和分类 异步计数器3 4位二进制计数器的时序图 同步计数器1 同步计数器2 常用集成计数器的应用之级联1 常用集成计数器的应用之级联2 常用集成计数器的应用之级联3 应用之构成任意进制数1 （1）异步清零法 异步清零法适用于具有异步清零端的集成计数器。 应用之构成任意进制数2 应用之构成任意进制数3 应用之构成任意进制数4 应用之构成任意进制数5 例6.3.1 用74160组成48进制计数器。 应用之组成序列信号发生器1 序列信号：在时钟脉冲作用下产生的一串周期性的二进制信号。 例6.3.3 试用计数器74161和数据选择器设计一列发生器。 解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图6.3.31所示。 应用之组成脉冲分配器 本章小结 作业 异步工作方式关心有效的时钟边沿什么时候来 同步工作方式所有的触发器和时钟同步,所以我们就只能去关心输入信号了,按照计数规律该它翻转的时候,输入信号就使触发器工作计数模式,否则就工作在维持原态不变的模式. 引入控制信号，选择工作模式，则可实现可逆计数功能 异步工作方式关心有效的时钟边沿什么时候来 同步工作方式所有的触发器和时钟同步,所以我们就只能去关心输入信号了,按照计数规律该它翻转的时候,输入信号就使触发器工作计数模式,否则就工作在维持原态不变的模式. 引入控制信号，选择工作模式，则可实现可逆计数功能 异步工作方式关心有效的时钟边沿什么时候来 同步工作方式所有的触发器和时钟同步,所以我们就只能去关心输入信号了,按照计数规律该它翻转的时候,输入信号就使触发器工作计数模式,否则就工作在维持原态不变的模式. 引入控制信号，选择工作模式，则可实现可逆计数功能 异步工作方式关心有效的时钟边沿什么时候来 同步工作方式所有的触发器和时钟同步,所以我们就只能去关心输入信号了,按照计数规律该它翻转的时候,输入信号就使触发器工作计数模式,否则就工作在维