青岛科技大学数电11第2节 电平触发的触发器.pptVIP

第二节 电平触发的触发器 * 11.3 同步RS触发器 电路结构与工作原理 触发方式的动作特点 下页 总目录 * 11.3、同步RS触发器 　　实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。为此，需要增加一个时钟控制端 CLK。 　　具有时钟脉冲控制的多个触发器称为同步触发器。 * 一. 电路结构与工作原理 2.工作原理 ★ CLK = 0 时，G3、G4 被封锁，输入信号 R、S 不起作用。基本 SR 锁存 器的输入均为 1，触发器 状态保持不变。 ★ CLK = 1 时，G3、G4 解除封锁，将输入信号 R 和 S 取非后送至基本 SR锁存器的输入端。 0 1 1 基本 SR 锁存器 增加了由时钟 CLK 控制的门 G3、G4 1 S’ R’ 1.同步SR触发器电路结构 * 特 性 表 0 X X 0 0 0 X X 1 1 1 0 0 0 0 1 0 0 1 1 1 1 0 0 1 1 1 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 1 0 1* 1 1 1 1 1* 3. 逻辑功能与逻辑符号 输出不定(禁用) 置 0 置 1 保持原状态 CLK=0：状态不变 图形符号 高电平有效 CLK = 1时与基本RS 触发器的特性表相同 *CLK回到低电平后状态不定 S R * ★(1)只有当CLK = 1时，输入信号 S和R的变化才能引起触发器输出状态的变化。 ★ (2) CLK = 1的全部时间里，输入信号 R 和S的变化都可能引起 触发器输出端状态的变化。 二、同步RS触发器的动作特点 这降低了电路的抗干扰能力。 * 下页 返回 上页 [例11.3.1] 已知电平触发SR触发器的输入波形如图所示，画出Q和Q‘端的电压波形。假定触发器的初始状态为Q=0。 * 下页 返回 上页 D型触存器 数据输入端 控制端 0 1 0 0 1 1 0 1 0 1 0 1 × × 0 0 1 1 0 0 1 1 1 1 D型锁存器的特性表 CLK D Q* 说明 1 0 1 0 1 置0 置1 0 X Q 不变 特点：Q* 跟随 D 信号 Q’ Q 1D D C1 CLK * 下页 返回 上页 CMOS传输门（TG） TG 时，传输门导通。 时，传输门截止。 控制电压为互补信号，如C=0，C’=1 双向器件 * 下页 返回 上页 TG1 TG2 利用CMOS传输门组成的电平触发D触发器 在CMOS电路中，经常利用CMOS传输门组成电平触发D触发器。 因为在CLK的有效电平期间输出状态始终跟随输入状态变化，输出与输入的状态相同，所以又将这个电路称为“透明的D型锁存器”。 * 返回 [例11.2.2] 若用CMOS传输门组成的电平触发D触发器的CLK和输入端D的电压波形如右图中所给出，画出Q和Q端的电压波形。假定触发器的初始状态为Q=0 上页 CLK = 0，同步触发器状态不变 CLK= 1，同步 D 触 发器次态跟随 D 信号 同步触发器在 CLK = 1 期间能发生多次翻转，这种现象称为空翻 * 作业 P240 11.3~11.4 * 当CLK = 1时输出端状态随输入端的状态而改变。 当CLK = 0时输出状态保持不变。 第二节 电平触发的触发器 * 当CLK = 1时输出端状态随输入端的状态而改变。 当CLK = 0时输出状态保持不变。