43PDP-xing.pptVIP

43PDP信号流程介绍 开发部PDP研究所 康国成 概要 背景资料 介绍43PDP信号板总体流程。 TV部分流程。 视频通道前端流程。 数字视频通道前端流程。 数字图象处理与输出部分流程。 键控、遥控与端子连接监控流程。 CPU部分流程。 音频处理部分流程。 供电系统部分。 各部分流程按照：核心器件、输入信号、输出信号、控制方式、信号流程进行说明。 背景资料 等离子显示模块（PDP）显示过程全部是数字处理，模块的输入信号要求是处理后的数字信号。以我们公司目前使用的模块为例：LG公司40PDP显示模块的输入信号为24BITS数字信号及其控制信号或者为TMDS（transition-minimized differential signaling）格式信号； SAMSUNG等公司（如43PDP）显示模块的输入信号为LVDS（low-voltage differential signaling）格式信号。 LVDS和TMDS这两种信号格式可以通过LVDS收、发器实现转换。比较而言， LVDS信号格式的抗干扰能力较强、传输距离较远。因此目前PDP显示模块多采用LVDS信号作为其显示输入信号。 PDP作为高端的视频显示器件，要求支持比较完整的信号源和多种信号格式，必须拥有VIDEO、S-VIDEO、DVD、DTV（包括SDTV和HDTV）、PC接口，甚至支持DVI（Digital Visual Interface）接口。在成功解决了PDP电磁干扰之后，目前我们公司的所以PDP产品都采用内置高频头，无需外带机顶盒就可以直接收看电视节目。 43PDP信号流程总框图 43PDP功能概况 一.TV部分流程说明 核心器件：数字高频头。 输入信号：射频信号。 输出信号： TV_VIDEO与TV_SIF输出。 控制方式：波段、频率通过I2C0总线控制。 信号流程：电视信号自动频率跟踪：高频头的AFT信号经PCF8591 A/D转换，并通过I2C总线送到CPU进行检测，若有偏差，则进行频率微调。直到AFT电平到达校准值（如1.9V）。 TV部分流程图 二.视频通道前端流程说明 核心器件：以VPC3230（视频解码）和FLI2200（隔行/逐行转换）为核心的视频信号处理电路。 输入信号：TV_VIDEO、VIDEO、S_VIDEO、DVD。 输出信号: VPC3230输出16BITS标准BT.656格式隔行信号、同步信号与时钟信号；FLI2200输出16BITS标准BT.656格式逐行YUV数字信号、同步与时钟等信号。 控制方式：通过I2C0总线控制。 信号流程： 1.TV_VIDEO与VIDEO（统称视频信号）处理过程为：视频信号经过多通道矩阵开关（TEA6425）选择后输出到VPC3230进行信号制式标准识别： （1）PAL制时，CPU控制TEA6425直接选通视频信号，输入到VPC3230进行处理； （2）NTSC制时， CPU控制TEA6425选通视频信号，输入到uDP64083进行3D Y/C分离后，Y/C信号输入到TEA6425 ，再次进行选通，使TEA6425 同时输出视频信号、Y信号、C信号， Y/C信号输入到VPC3230进行处理。 2. S_VIDEO处理过程：S-VIDEO视频信号经过矩阵开关（TEA6425）选择后输出到VPC3230进行解码 3.DVD信号处理过程：DVD视频信号经过矩阵开关（TEA6425）选择后输出到VPC3230进行处理。 VPC3230对所以输入信号进行选择并进行相应的处理后，输出16BITS标准BT.656格式隔行信号、同步信号与时钟信号送到FLI2200进行隔行/逐行转换后，输出16BITS标准BT.656格式逐行YUV数字信号、同步与时钟等信号。 视频通道前端流程 三.数字视频通道前端流程说明 核心器件：以AD9887A（A/D转换和DVI接收）为核心数字视频信号处理通道。 输入信号：DTV、PC、DVI。 输出信号：24BITS R/Y、G/Pb、B/Pr数字信号和H同步、V同步、时钟等信号。 控制方式：通过I2C2总线控制和CPU的IO口控制。 信号流程： （1）.PC/DTV信号输入到ADG774（双四通道宽带模拟开关），由CPU对输入信号进行选通后，输出信号送到AD9887A，进行A/D转换后，产生24BITS R/Y、G/Pb、B/Pr数字信号和H同步、V同步、时钟信号； （2）.DVI信号输入到AD9887A进行解调后输出24BITS RGB数字信号和H同步、V同步、时钟信号。 说明：框图中两个24C21芯片的功能是保持与电脑主机的信息通讯，在电脑主机退出休眠状态时启动PDP（在PDP与电脑主机时），进入正常显示状态，该技术称为热插拔技术。 框图中24C16芯