数字电子技术第三章讲解.ppt

+V DD RP n … m … 1 1 1 IIH（total IOZ（total 为使得高电平不低于规定的VOH的最小值，则Rp的选择不能过大。Rp的最大值Rp max ： 当VO VOH 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 1.COMS漏极开路门 （3）上拉电阻的计算 了解 1 0 0 1 1 截止 导通 1 1 1 高阻 × 0 输出L 输入A 使能EN 0 0 1 1 0 0 截止 导通 0 1 0 截止 截止 X 1 逻辑功能：高电平有效的同相逻辑门 0 1 实验演示 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 2.三态输出门电路 重点 1 BUS 2 EN 0 1 0 0 1 1 传递至数据总线 传递至数据总线 三态门应用举例 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 2.三态输出门电路 重点 电路 逻辑符号 υI / υO υo/υI C 等效电路 3.1.7 CMOS传输门 了解 当C 5V, －5V≤VI≤＋5V，DS均导通，模拟开关闭合 TN和 TP的G极作控制端, 由互补信号C和 控制 TN和TP结构对称，S极和D极可互换 G G TP：UGS －2V, 导通 TN：UGS 2V, 导通 5V -5V 若－5V≤VI≤3V： 管TN： UGS 5-Vi 2V , TN的DS导通 若－3V≤VI≤5V： 管TP： UGS －5－Vi －2V , TP的DS导通 3.1.7 CMOS传输门 了解 当C －5V, －5V≤VI≤＋5V，DS均截止，模拟开关断开 TN和 TP的G极作控制端, 由互补信号C和 控制 TN和TP结构对称，S极和D极可互换 G G TP：UGS －2V, 导通 TN：UGS 2V, 导通 若－5V≤VI≤5V： 管TN： UGS － 5 － Vi 2V , TN的DS截止 若－5V≤VI≤5V： 管TP： UGS 5－Vi －2V , TP的DS截止 -5V 5V 实验演示 3.1.7 CMOS传输门 了解 传输门的应用举例：传输门组成的数据选择器 C 0： TG1导通, TG2断开 L X TG2导通, TG1断开 L Y C 1： 1 2 作业练习：multisim实现 3.1.7 CMOS传输门 了解 CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大、噪声容限大、静态功耗小、动态功耗随频率的增加而增加。 0.00087~22 0.0003~7.5 2.9 BiCMOS 13 1? 1MHz 13 74HCT 15 1.5? 1MHz 10 74HC 105 1?1MHz 75 4000B 延时功耗积 /pJ 功耗/mW 传输延迟时间tpd/ns CL 15pF 参数 系列 CMOS门电路各系列的性能比较 3.1.8 CMOS逻辑门电路的技术参数 了解 vi vO T2 T1 +VDD vi为高电平时， vo为低电平 vi为低电平时， vo为高电平 当输入电压为高电平时，T1导通 当输入电压为低电平时，T1截止T2仍导通 T1为工作管， T2为负载管 ≤ 1V vo ? VDD－VT 3-10K 100-200K （低电平） （高电平） NMOS反相器 3.1.9 NMOS逻辑门电路 了解 当A、B中有一个为高电平时，T1、T2有一个导通，输出0 A、B都为低电平时，T1、T2均截止，输出为1。 由于T1、T2是并联的，增加输入端的个数不会引起输出低电平的变化。这给制造多输入端的或非门带来方便。故NMOS门电路是以或非门为基础的。 L +VDD B T3 T2 A T1 T1 T2为工作管， T3为负载管 B Y T3 T2 +VDD A T1 Y ? 3.1.9 NMOS逻辑门电路 了解 3.2 TTL逻辑门（了解） 3.2.1 BJT的开关特性 3.2.2 基本BJT反相器的动态特性 3.2.3 TTL反相器的基本电路 3.2.4 TTL逻辑门电路 3.2.5 集电极开路门和三态门电路 iB?0，iC?0，vO＝VCE≈VCC，c、e极之间近似于开路。 vI 0V时: iB?0，iC?0，vO＝VCE≈0.2V，c、e极之间近似于短路。 vI 5V时: 3.2.1 BJT的开关特性 了解 1.BJT的开关特性 从截止到导通 开通时间ton td+tr 从导通到截止 关闭时间toff ts+tf BJT饱和与截止两种状态的相 互转换需要一定的时间才能完成。 3.2.1 BJT的开关特性 了解 2.BJT的开关时间