西南交通大学数电实验报告.docVIP

西南交通大学数电实验报告 西南交通大学数电实验截图 组合逻辑电路 原理图： 仿真波形： 用verilog描述组合逻辑电路 原理图： 反正波形： 移位寄存器左移 原理图： 仿真波形： 集成触发器的应用 原理图： 仿真波形： 十进制可逆计数器 原理图： 仿真波形： 篇二：数电实验报告 北京邮电大学 数字电路与逻辑设计实验 实验名称： 学 班 姓 学 实验报告 QuartusII原理图输入法设计与实现 院： 级： 名： 号： 一、实验名称：QuartusII原理图输入法设计与实现 二、实验目的： ⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。 掌握QuartusII图形模块单元的生成与调用； 熟悉实验板的使用。 三、实验任务要求： 掌握QuartusII的基础上，利用QuartusII用逻辑门设计实现一个半加器，生成新的半加器图像模块。 用实验内容（1）中生成的半加器模块以及逻辑门实现一个全加器，仿真验证其功能，并能下载到实验板上进行测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。 四、设计思路和过程 1、半加器的设计实现过程： ⑴半加器的应有两个输入值，两个输出值。a表示加数，b表示被加数，s表示半加和，co表示向高位的进位。 由数字电路与逻辑设计理论知识可知s?a?b;co?a?b ， 选择两个逻辑门：异或门和与门。a,b为异或门和与门的输入，S为异或门的输出，C为与门的输出。 利用QuartusII仿真实现其逻辑功能，并生成新的半加器图形模块单元。下载到电路板，并检验是否正确。 2、全加器的设计实现过程： 全加器可以由两个半加器和一个或门构成。全加器有三个输入值a,b,c，两个输出值s,co：a为被加数，b为加数，c为低位向高位的进位。 全加器的逻辑表达式为： s?a?b?c co? a?b ci?a?b ⑶利用全加器的逻辑表达式和半加器的逻辑功能，实现全加器。 四、实验原理图 半加器的原理图： 全加器的原理图： 五、仿真波形图 ⑴半加器的仿真波形图： 全加器的仿真波形图： 六、仿真波形图分析 半加器仿真波形图分析： 当半加器的2个输入端都输入0时，即a b 0时，则有输出：半加和s 0，进位端co 0。 当半加器2个输入端有一个为1时，即a 1,b 0 或a 0,b 1时，则有输出：半加和s 1，进位端co 0。 当半加器2个输入端都为1时，即a b 1时，则有输出半加和s 0，进位端进位co 1。 全加器仿真波形图的分析： 当全加器a,b 2个输入端都输入都为0，若低位进位c为0，即输出为s co 0。若低位进位为1，则输出s 1,co 0。 当全加器2个输入端有一个输入为1，即a 1,b 0或即a 0,b 1若低位进位为0，即c 0则输出s 1,co 0。若低位进位为1，即c 1则输出s 0,co 1。 当全加器2个输入端都输入都为1，若低位进位为0，即c 0，则输出s 0,co 1, 若低位进位为1，即c 1,则输出s 1,co 1. 七、故障及问题分析 实验过程还算顺利，下面来讨论实验中需要注意的地方。 仿真实验中需要注意的地方： ⑴ 始仿真波形时，需注意设定END TIME，否则无法进行仿真。 在做第二个实验的时候应重建一个工程，否则将继续运行上一个工程。 将设计好的逻辑电路下载到实验板之前，应设定好引脚。注意实验板上输入端和输出端对应的引脚号。 八、总结和结论 通过本次实验我慢慢掌握了QuartusII这一软件的一些基本功能。实验学习中，我懂得了如何理解并将理论课上所学的知识运用在实验中并得到验证，更加懂得了细节的重要性，对数字电路与逻辑设计的知识有了更加全面的认识。 篇三：西南交通大学电力系统及其自动化实验报告 电力系统及其自动化实验 实 验 报 告 姓 名： 班 级： 学 号： 研究方向： 电气工程专业实验中心 2014年6月11日 目录 实验1 远动控制实验........................................................................................................... 4 1.1实验目的................................................................................................................... 4 1.2实验内容及原理....................................................................................................... 4 1.2.1