原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
模拟电路设计中 几点注意事项 陈 诚 2003年12月24日 ASIC System State Key Lab.，Fudan University 主要内容 高频信号驱动问题 版图中大电流设计问题 退耦电容的问题 封装时bondwire的问题 电源连错的问题 电平高于电源电压的问题 PAD本身对外的驱动问题 版图中电阻的计算问题 后仿真问题 高频信号驱动问题 模拟信号：请确保输出到输入间的连线不能过长，越近越好，包括输出到PAD 。另外做好屏蔽 数字信号：从输出到输入间连线要尽量短，如果不行，则请确保输出驱动有足够的能力，同样包括输出到PAD。如果没办法估计连线的长度，则按保守做法加大输出驱动 版图中大电流设计问题 请特别检查1mA以上的电流连线，一般1um的线宽可以流经1mA的电流，保守做法是设计1.5um甚至2.0um 如果电源线特别是模拟电源线需要经过“长途跋涉”才能从PAD到达电路，那么需要评估电源在连线上的压降以及对电路的影响 退耦电容的问题 为什么要加退耦电容？ 以保持电压信号的稳定性 什么地方要加退耦电容？ 电源和地之间 需稳定的直流电平与电源（地）之间 怎么加退耦电容？ 电容用MOS管来实现即可，理论上加越多越好，以不增加芯片面积为好。用很多MOS管并联来实现大电容，每个晶体管W和L均取几微米比较合适。 封装时bondwire的问题 会对高频信号和大电流信号产生影响 电源连错的问题 电路中出现多电源时，高低电平搞混，有时候即使是仿真也不容易发现 电平高于电源电压的问题 出现在电路内部时 保持栅源（漏）电压不能过大 出现在芯片外部时 用特定设计的PAD，因为一般的PAD都有上下限幅保护 *ASIC System State Key Laboratory, Fudan University PAD本身对外的驱动问题 模拟PAD 靠的是core电路的驱动 数字PAD PAD本身有驱动电路，在设计时保守的做法是要注意选用大一些驱动能力的，比如10mA以上驱动电流，因为你不知道外面的负载会有多大 版图中电阻的计算问题 后仿真问题 部分提取 部分连线 部分模块 用Eldo（Mentor公司）仿真 .option eldo_rc_reduce 简化电阻电容 .option eldo_rc_port = “rcnet1 rcnet2???” 保留某些关键节点防止简化 *ASIC System State Key Laboratory, Fudan University
文档评论（0）