第2组-数字示波器二组.docVIP

数字示波器 摘要：本系统采用等效采样和等效采样，以FPGA为控制核心，充分利用FPGA资源，实现了从10Hz到10MHz波形实时采样和输出，同时可对波形进行实时存储和连续显示；以实用数字示波器为参照， 实现了频率，峰峰值的测量和显示，其频率测量误差0.1% ,电压测量误差3%；同时实现了最高200MSa/s的等效采样速率。 关键词：数字示波器、等效采样 一、方案论证与比较 1．核心控制芯片的选择 方案一：采用单片机为控制核心，对输入信号进行放大或衰减后，用外接触发电路产生触发信号，通过A/D转换将模拟信号转换成数字信号，再通过单片机将数据锁存至外部RAM，然后由单片机控制控制将数据输出。 方案二：采用FPGA作为核心控制器件，对输入信号进行处理后送A/D，由FPGA产生触发信号，触发采样采集的数据结果送FPGA内部定制的双口RAM,并且控制数据输出。 由于FPGA可在线编程，因此大大加快了开发速度。电路中的大部分逻辑控制功能都由单片FPGA完成，多个功能模块如采样频率控制模块、数据存储模块都集中在单个芯片上，大大简化了外围硬件电路设计，增加了系统的稳定性和可靠性。FPGA的高速性能比其他控制芯片更适合于高速数据采集和处理，而且使用FPGA内部存储模块完成输入信号的量化存储，在存储速度上有着外接RAM无法比拟的优势。 综上所述比较可知，方案二既可满足题设基本要求又能充分发挥扩展部分，电路简单，易于控制，所以采用该方案。 2.采样方式的选择 （1）实时采样：以较高的频率在一个周期内采样多个点，这种采样方式对控制芯片的时钟要求高。 （2）等效采样：用较低的频率采集频率较高的信号，即对每个周期仅采样一个点，经过若干个周期后就可对信号各个部分采样一遍。而这些点可以借助延迟方法均匀地分布于信号波形的不同位置。只要精确控制从触发获得采样的时间延迟，就能够准确地恢复出原始信号。适合高频信号的采样。 二：理论分析与计算 1.采样速率 根据题目要求实现观察的波形频率10HZ——10MHZ，而A/D的速度不得超过1MHZ，并考虑显示效果，采样速率如下： 扫描速度（div） 20ms 200μs 20μs 2μs 100ns 采样速率（MSa/s） 0.001 0.1 1 - - 等效采样速率（MSa/s） - - - 10 200 2.输入信号处理 设计要求垂直灵敏度分为1V/div、0.1V/div、2mV/div三档，垂直刻度为8 div。 A/D转换器的输入信号电压幅度为0～4V，当示波器满刻度显示时，被测信号的幅度将分别为：VI1＝1V/div×8div=8V，VI2=0.1V/div×8div=0.8，又由于采用程控放大器的AD603输入最大不得超过2Vp-p前级加有1/2衰减电路，则AD603对应的增益分别为1.25；12.5；625。 系统总体框图 系统的总体框图如下所示： 四、硬件电路设计 1.阻抗变换电路： 由运放构成阻抗变换电路电路完成信号的准确采集。高速运放OPA842ID整体带宽达400M，完全满足10HZ-10MHZ的输入要求。如下图所示： 2. 衰减电路： 由于采用了程控增益运放AD603，它的输入电压峰峰值不能超过正负2V，所以对输入信号前级衰减为1/2。由电阻分压进行信号衰减。电容C1，C2在衰减器中起补偿作用，以改善频率响应，避免自激。 3.程控增益电路： 由电压控制不同的增益。将输入信号调理为ADC的额定电压范围。由两片AD603级联构成的程控增益电路如下图： 4.加法器电路： 程控放大后的信号需经过加法电路将电平移动到0－5V的范围内，使用的宽频带集成运放OPA843ID，增益带宽800M,可将输入的大幅度信号以较小的失真输出。如下图： 5.采样、保持、数模转换电路： 模数转换器ADS805E具有采样、保持、数模转换的功能。如下图： 存储电路： 存储由FPGA控制，将采集的数据保存在内部ROM中。 7.频率测量电路： 测频前级信号处理电路，由于受到比较器的性能限制，我们采用高速运放搭成比较器进行整形，为提高输入比较器的信噪比，在其前级加一级无限增益放大，放大倍数为50倍，这样可减小比较器输出脉冲边沿的抖动。比较器输出均经过施密特触发器整形后送入FPGA进行等精度测频，这样可使脉冲边沿更加陡峭。 8.峰峰值测量 峰-峰值的测量是用FPGA扫描RAM中的波形数据，查找数据的最大值和最小值。再根据如下公式计算波形的峰-峰值： Vpp = [（Dmax-Dmin）/（4095/8）]×A