第四章同步时序逻辑电路介绍.ppt

第四章 同步时序逻辑电路 张光河 Email: guanghezhang@163.com 计划授课时间:2周 大纲 4.1 同步时序逻辑电路模型 4.2 触发器 4.3 同步时序逻辑电路分析 4.4 同步时序逻辑电路设计 4.5同步时序逻辑电路设计举例 4.1 同步时序逻辑电路模型 4.1.1 同步时序逻辑电路的结构 4.1.2 同步时序逻辑电路的描述 时序逻辑电路的定义 若一个逻辑电路在任何时刻产生的稳定输出不仅与该时刻电路的输入信号有关，而且与电路过去的输入信号有关，则称该电路为时序逻辑电路。 由于时序逻辑电路的输出不仅取决于当时的输入，而且还与电路过去的输入有关，因此，电路必须具有记忆功能，以便保存过去的输入信息 时序逻辑电路的一般结构 时序逻辑电路的一般结构 时序逻辑电路的一般结构 时序逻辑电路的一般结构 时序逻辑电路的一般结构 时序逻辑电路的一般结构 时序逻辑电路的特征 电路由组合电路和存储电路组成，具有对过去输入进行记忆的功能； 电路中包含反馈回路，通过反馈使电路功能与“时序”相关； 电路的输出由电路当时的输入和状态 过去的输入 共同决定。 同步时序逻辑电路的定义 电路中的存储器件为时钟控制触发器，各触发器共用同一时钟信号，即电路中各触发器状态的转换时刻在同一时钟信号控制下同步发生。 若把某个时钟脉冲到来之前电路所处的状态作为现态，则该时钟脉冲作用后的电路的状态便称为次态，前一个脉冲的次态即后一个脉冲的现态。 同步时序逻辑电路的分类 Mealy型 Moore型 Mealy型 若时序逻辑电路的输出是电路输入和状态的函数，则称为Mealy型时序逻辑电路。 Moore型 若时序逻辑电路的输出仅仅是电路状态的函数，则称为Moore型时序逻辑电路。若一个时序逻辑电路没有专门的外部输出信号而是电路状态作为输出，则可视为Moore型电路的特殊情况。 同步时序电路的描述方法 状态表 状态图 状态表 是一种反映同步时序电路的输出Z、次态yn+1和电路输入X、现态y之间关系的表格。它能够完全描述同步时序逻辑电路在输入时序信号作用下的状态转移关系及相应的输出响应。 作状态表时，在表格的左边上到下列出电路的全部状态；在表格的上边从左到右列出一位输入的全部取值组合。 两种状态表 对于Mealy型表格的中间列出不同状态在不同输入取值组合下的次态和输出。对于Moore型电路，由于输出仅于状态直接相关，所以在表格中单独作为一列。 状态图 是一种反映同步时序逻辑电路状态转换规律及相应输入、输出取值关系的有向图。图中圆圈表示电路的状态，连接圆圈的有向线段表示状态的转换关系，箭头的起点表示现态，终点表示次态。 两种状态图 Mealy型电路状态图的形式如下图a所示。图中，在有向箭头的旁边标出发生该转换的输入条件以及在该输入和现态下的相应输出。 Moore型电路状态图的形式如下图b所示，除了把电路输出标在圆圈内的状态右下方之外，其他和Mealy型电路相同。 大纲 4.1 同步时序逻辑电路模型 4.2 触发器 4.3 同步时序逻辑电路分析 4.4 同步时序逻辑电路设计 4.5同步时序逻辑电路设计举例 4.2 触发器 4.2.0 概述 4.2.1 R—S触发器 4.2.2 D触发器 4.2.3 J－K触发器 4.2.4 T触发器 触发器定义及功能 触发器是一种具有记忆功能的电子器件。就其结构而言，都是由逻辑门加上适当的反馈线耦合而成。 触发器能用来存储一位二进制信息。 触发器的特点 有两个互补的输出端 Q 和 。 有两个稳定状态。通常将 Q 1和 0 称为“1”状态，而把Q 0和 1称为“0” 状态。当输入信号不发生变化时，触发器状态稳定不变。 在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。 现态与次态 现态:输入信号作用前的状态。记作 Qn 和 　 , 一般简记为Q和　 次态:输入信号作用后的状态，记作 Qn+1和 九要素 逻辑符号 电路图 工作原理 功能表 状态表 状态图 特征方程 激励表 时序图 4.2.1 R—S触发器 基本R-S触发器 时钟控制R-S触发器 基本R-S触发器的定义 基本R-S触发器是直接复位置位触发器的简称，由于它是构成各种功能触发器的基本部件，有时也称为锁存器。 基本R-S触发器的特点 基本R-S触发器的优点是结构简单。 不仅可作为记忆元件独立使用，而且由于它具有直接复位、置位功能，因而被作为各种性能完善的触发器的基本组成部分。 由于R、S之间的约束关系，以及不能进行定时控制，使它的使用受到一定限制。 基本R-S触发器的分类 用或非门构成的基本R-S触发器 用与非门构成的基本R-S触发器 用或非门构成的基本R-S触发器 由两个或非门交叉耦合组成，其逻辑图和逻辑符号分别如图 a 和图 b 所示。