数字密码锁FPGA程设计报告.docVIP

西安邮电学院 FPGA课程设计报告 题 目： 数字密码锁 院 系： 专业班级： 学生姓名： 导师姓名： 起止时间： 至 2012年 9 月 21 日 FPGA课程设计报告提纲 任务目的环境 硬件环境，设备等 功能仿真和后仿真采用第三方验证工具（Modelsim），综合与布局布线工具为：Quartus II。 4.1 技术规范 （1）、用户初次使用，可按下am_en键进行密码设置。 （2）、开锁时一次完整的输入密码，当输入的密码与设置的密码相同时密码锁打开，即lockopen为高电平，连接的绿灯亮；否则密码锁关闭，即warn_en为高电平，连接的红灯亮。 （3）、当输入错误的次数 3时，密码锁强制自动关闭。 二、引脚定义 Input rst 复位信号 高电平有效 Input am_en 密码设置键 高电平有效 Input cipher_in [3:0] 密码输入 Input Enter 确定键 高电平有效 Output Return 清除键 高电平有效 Output warn_en 密码错误或输入次 3 高电平有效 4.2 设计方案_en键进行密码设置，先输入初始密码0000，则进入密码设置，高电平有效。密码是十进制的四位数字密码。 以后修改密码时，按am_en键，然后输入旧密码，正确时方可进入密码设置选项，否则重新开始。 密码输入模块 开锁时，一次完整输入密码后，按下enter键进行密码验证，高电平有效，看输入的数字是否等于原密码的值，密码正确时开锁，否则关闭。 当输入有误时，按下return键，清除输入的数字，重新输入 密码输入次数计数模块 开始时count 0，当输入密码按下enter键时且密码错误时count+1，当conut 3时，密码锁强制自动关闭。当输入的密码正确时，count不计数。 显示模块 当密码输入正确时，lockopen为高电平，绿色发光二极管灯亮，当密码输入错误时或者当count 3时，warn_en为高电平，红色发光二极管灯亮。 总体设计图 4.3 功能验证方案.4 电路设计源代码，功能仿真激励源代码及功能仿真结果报告module latch cipher_in,count,warn_en,rst,am_en ; input rst,am_en;//am_en input [3:0]cipher_in; output warn_en; output[1:0]count; reg warn_en; reg[1:0]state,state_out; reg[1:0]count;// reg[3:0]amend_cipher; parameter s0 2b00, s1 2b01, s2 2b10, s3 2b11; integer i;// always@ cipher_in or posedge rst // if rst begin state 0; warn_en 0; count 0; amend_cipher 0; i 0; end else if !am_en begin // case state_out s0: if cipher_in amend_cipher begin count 1; warn_en 0; end else state s1; s1:if cipher_in amend_cipher begin count i; warn_en 0; end else state s2; s2:if cipher_in amend_cipher begin count i; warn_en 0; end else state s3; s3:begin warn_en 1; state s3; end //s4:; default:state s0; endcase end else begin state state; state_out 0; end always@ state or posedge rst // if rst begin i 1; state_out 0; end else begin i i+1; state_out state; end integer j; always@ cipher_in or am_en or rst // if rst j 0; else if am_en case j 2b00:begin if cipher_in amend_cipher j j+1; else j j; end 2b01:begin amend_cipher cipher_in; end default: j 0; endc