数电实验课程设计总报告(电子表).docVIP

数字电路课程设计 数字定时器: 课程设计任务书： 1）集成数字定时器 2）技术指标 1、设计一个数字定时器，要求它具有数字钟的功能，又可以按预定时刻发出控制信号对被控对象实施开关控制 2、时钟功能：具有24小时计时方式，显示时、分、秒。计时范围要求自00点00分00秒到23点59分59秒 3、要求具有校时电路，可对小时、分、秒分别校准。 4、可以同时设置四个以上的预定时刻，时刻的预选以5分钟为单位。 5、被控对象在达到预选时刻后，电铃连续响10秒，而监听器在10秒内断续鸣叫5次，即想一秒停一秒。 集成数字定时器的组成和工作原理 数字定时器一般由振荡器、分频器、计数器、译码器、显示器及部分扩展电路等组成，其基本逻辑功能框图如下所示： 数字电子钟的基本组成： 振荡器 振荡器是数字电子钟的核心，其作用是产生一个频率标准，即时间标准信号，然后再由分频器生成秒脉冲，所以，振荡器频率的精度和稳定度就基本决定了数字电子钟的准确度，为产生稳定的时间标准信号，一般采用石英晶体振荡器。如果精度要求不是很高的话我们可以采用由集成逻辑门与RC组成的时钟源振荡器。一般而言，选用石英晶体振荡器所选用的晶振频率为32768Hz,再通过15级2分频集成电路得到1Hz的标准秒脉冲。 分频器 振荡器产生的时标信号频率很高，要使它变成用来计时的“秒”信号，需要若干级分频电路，分频器的级数和每级分频次数要根据时标信号的频率来决定。其功能主要有两个：一是产生标准秒脉冲信号，二是提供功能扩展电路所需的信号。 计数器 有了“秒”信号了就可以根据60秒为一分，60分为一小时，24小时为一天的进制，分别选定没“秒”、“分”、“时”的计数器。从这些计数器的输出可得到一分、一小时、一天的时间进位信号。在秒计数器钟因为是60进制通常用两个十进制计数器的集成片组成，其中秒个位是十进制的、十位是6进制的。可采用反馈归零法变“秒”十位为6进制，实现秒的60进制，同样，分计数器的与秒的一样，只是时计数器里需要变成24进制，也用反馈归零法实现。 译码器及显示器 因为计数器全部采用8421BCD码十进制计数集成芯片，所以“秒”、“分”、“时”的个位和十位都有四个状态输出端（Qa、Qb、Qc、Qd）。将这些输出端，接至译码电路，就可产生驱动七段数码显示器的信号。常用的集成芯片有74LS48和4511等。 校时电路 当数字钟接通电源或者计时出现误差时需要校正时间，校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校时时不影响时和秒的正常计数。 方案的实现： 秒脉冲发生器的设计： 本设计采用CD4060CMOS集成电路十四位二进制计数器/分频器来实现。 电路由两部分组成。2hz信号在经过一级D触发器构成的二分频电路就获得了1HZ的秒脉冲。 计数器的设计： 分和秒计数器都是模数为60的计数器，可以选用74LS90芯片级联组成模数为60的计数器。也可以用4518双重BCD加法计数器芯片，采用反馈归零法实现秒60进制，而时计数器是一个二十四进制的特殊进制计数器，其要求是“24翻一”，计数规律是：当数字时钟运行到“23时59分59秒”时计数器再加一个秒脉冲时数字钟自动运行到“00时00分00秒”，实现日常生活的24小时计数制，在次可以选用74LS74与74LS191来实现，也可以选用4518集成芯片采用反馈归零法完成二十四进制。由于4518使用起来简单，所用的芯片也少故本例采用4518来实现。 校时电路的设计： 由设计的要求可知该电路对校时电路的要求还是比较高的，设计的校时电路中三个控制开关S1,S2,S3分别用来实现“时”、“分”、“秒”的校准，开关处于正常位置分别接高电平，所以“时”、“分”、“秒”计数器按正常计数。当将S1置校时位置时，S1闭合，由分频器送来0.5秒的脉冲信号直接进入“时”计数器，使小时指示每0.5秒计一个字达到快速校时的目的。当“时”校准后，复位开关S1,再按下开关S2置“校分”位置，和校时的原理一样，将0.5秒的脉冲信号接入“分”计数器的CP端使“分”快速计数。当分校到合适的数字后，复位开关S2，数字钟进入正常走时状态。“秒”校准开关S3控制着一RS触发器（可以选用74LS74双D触发器集成片中的一D触发器来实现RS的功能）的状态。当S3置一“正常”位置时，触发器置“1”， 端输出低电平，关闭D8,Q端输出高电平，使D7打开，“秒”信号正常进入“秒”计数器，使时钟正常计时。若开关S3置于“秒校”位置，则触发器置零，Q端输出低电平，封锁D7,“秒”信号不能通过，而 端输出高电平，打开D8,使0.5秒的信号进入“秒”计数器，此