41-42基本RS触发器.docxVIP

课程 数字电子技术 章节 第4章 教师 陈燕熙 审批 课题 4.1时序逻辑电路的概述与4.2基本RS触发器 课时 2 授课日期 授课班级 教学目的 与要求 各种电路结构的触发器所具有的动作特点；触发器逻辑功能的分类和触发器逻辑功能的描述方法； 教学重点 各种电路结构的触发器所具有的动作特点；触发器逻辑功能的分类和触发器逻辑功能的描述方法； 教学难点 各种电路结构的触发器所具有的动作特点； 授课类型 专业理论课 教学方法 班级授课 教 具 多媒体 解决重难 点的措施 从逻辑功能上对触发器进行区别，从而掌握触发器的电路结构和逻辑功能的区别及关系。最后介绍不同逻辑功能触发器之间的功能转换。 导入过程 设计 触发器是时序逻辑电路的基本逻辑单元。本章主要介绍触发器的各种电路结构及动作特点，从逻辑功能上对触发器分类，并说明触发器的电路结构和逻辑功能的区别及关系。最后介绍不同逻辑功能触发器之间的功能转换。 教学过程 一、教学内容： 4.1 时序逻辑电路的基本概念 1 时序逻辑电路的基本结构及特点 ????数字系统中除了组合逻辑电路外，还有时序逻辑电路。时序逻辑电路的结构框图如图4.1.1所示。图4.1.1中????X(x1,x2…xi)为外部输入信号； ????Z(z1,z2…zj)为电路的输出信号； ????W(w1,w2…wk)为存储电路的输入；????Y(y1,y2…yl)为存储电路的输出,也是组合逻辑电路的部分输入。????这些信号之间的关系为：????Z(tn)=F[X(tn),Y(tn)]；????W(tn)=G[X(tn),Y(tn)]；????Y(tn+1)=H[W(tn),Y(tn)]，????其中Y(tn)表示tn时刻存储电路的当前状态（现态）。Y(tn+1)表示存储电路的下一个状态（次态）。由这些状态可以看出，tn+1时刻的输出Z(tn+1)是由tn+1时刻的输入X(tn+1)及存储电路在tn+1时刻的状态Y(tn+1)决定；而Y(tn+1)又由tn时刻的存储电路的激励（驱动）输入W(tn)及在tn时刻存储电路的状态Y(tn)决定。因此，tn+1时刻电路的输入不仅决定于tn+1时刻的输入X(tn+1)，而且还决定于在tn时刻存储电路的输入W(tn)及存储电路在tn时刻的状态Y(tn)，这充分反映了时序逻辑电路具有如下特点：????1.功能上:电路的输出状态不仅与即刻输入变量的状态有关，而且还与系统原先的状态有关。 ????2.结构上:由组合电路和存储电路（记忆单元）组成，其中存储电路一般由触发器构成。 图4.1.1??时序电路的结构框图 2 时序逻辑电路的分类????时序逻辑电路可分为：同步时序电路和异步时序电路两大类。在同步时序逻辑电路中，存储电路内所有触发器的时钟输入端都接于同一个时钟脉冲源，所有触发器的状态（即时序逻辑电路的状态）的变化都与所加的时钟脉冲信号同步。在异步时序逻辑电路中，没有统一的时钟脉冲，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化才与时钟脉冲同步，而其他触发器状态的变化并不与时钟脉冲同步。同步时序电路的速度高于异步时序电路，但电路结构一般较后者复杂。 4. 2 基本RS 触发器 1??电路结构????把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图4.1.2.(a)所示。它有两个输入端R、S和两个输出端Q、Q。 ? (a) 逻辑电路 (b) 逻辑符号  图4.1.2 两与非门组成的基本RS触发器 2工作原理 ????基本RS触发器的逻辑方程为：???????? ????根据上述两个式子得到它的四种输入与输出的关系:????1.当R=1、S=0时，则Q=0,Q=1,触发器置1。????2.当R=0、S=1时，则Q=1,Q=0,触发器置0。????如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1、Q=0时，称触发器处于1态，反之触发器处于0态。S=0,R=1使触发器置1，或称置位。因置位的决定条件是S=0,故称S 端为置1端。R=0,S=1时，使触发器置0，或称复位。????同理，称R端为置0端或复位端。若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。从功能方面看，它只能在S和R的作用下置0和置1，所以又称为置0置1触发器，或称为置位复位触发器。其逻辑符号如图4.1