成都理工大学EDA验报告邓泉铃.doc

本科生实验报告 实验课程 可编程ASIC技术及应用 学院名称 信息科学与技术学院信息科学与技术201313020220 指导教师 曾维 实验地点 6B609 实验成绩 二〇 15 年 11 月 二〇 15 年 11 月 可编程ASIC技术及应用 实验一 基于Quartus II 7.2 的数字电路设计操作过程, 一、实验目的： 1、掌握VHDL语言的基本结构 2、掌握信号代入语句 3、掌握并行信号赋值语句 4、掌握编码、译码器的设计方法 5、掌握软件仿真的方法 二、实验原理： 电路的逻辑功能是：三人表决，以少数服从多数为原则，多数人同意则议案通过，否则议案被否决。这里，我们使用三个按键代表三个参与表决的人，置“0”表示该人同意议案，置“1”表示该人同意议案；两个指示灯用来表示表决结果，LED1 点亮表示议案通过，LED2 点亮表示议案被否决。真值表如下：S1 S2 S3 LED1 LED2 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 0 实验过程： 1，新建项目工程 我们一般选择 软件的默认，不必特意去修改。 需要注意的是：以上名称的命 名中不能出现中文字符，否则 软件的后续工作会出错。 完成以上命名工作后，点击 Next，进入下一步。 2，新建设计文件 建立好一个新的项目工程后，接下来可以开始建立设计文件了。QuartusII7.2软件可以用两种方法来建立设计文件，一种是利用软件自带的元器件库，以编辑电路原理图的方式来设计一个数字逻辑电路，另一种方法是应用硬件描述语言（如VHDL或Verilog）以编写源程序的方法来设计一个数字电路。作为初学者，我们先学会用编辑原理图的方法来设计一些简单的数字逻辑电路。 1）选择用原理图方式来设计电路 如右图，从File菜单中选择【New…】命令，或直接点击常用工具栏的第一个按钮 ，打开新建设计文件对话框，如下图。选择【Block Diagram/Schematic File】，点击OK，即进入原理图编辑界面。 （2）编辑原理图 QuartusII7.2软件的数字逻辑电路原理图的设计是基于常用的数字集成电路的，要熟练掌握原理图设计，必须要认识和熟悉各种逻辑电路的符号、逻辑名称和集成电路型号。因此努力学好《数字电子技术基础》是后续学习其他专业知识、掌握电路设计的基本条件。 项目工程编译 功能仿真 in2 、in3 也用同样的方法进行设置，Period 参数分别为 ns 和 0ns 。Y2 Y1 Y0 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 1 1 0 1 0 1 1 1 1 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 五、试验程序 1、与非门 ENTITY cnand2 IS PORT( a,b : IN bit; y : OUT bit); END cnand2; ARCHITECTURE li1 OF cnand2 IS BEGIN y = a nand b; End li1; 2、编码器 LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY bianma IS PORT( A : IN STD_LOGIC_vector(7 downto 0); y : OUT STD_LOGIC_VECTOR(2 downto 0)); END bianma; ARCHITECTURE li2 OF bianma IS BEGIN PROCESS(A) BEGIN CASE A IS WHEN=Y=000; WHENY=001; WHEN 111110