传统FPGA设计流程简介.pptVIP

水煮FPGA 传统FPGA设计流程简介 FPGA? Field Programmable Gate Array 可编程逻辑器件 适合高密度，复杂时序逻辑 供应商： Xilinx、Altera、Actel、Lattice、Quicklogic FPGA结构 可编程IO 可编程逻辑单元 LUT（查找表） 寄存器 布线 全局线（低Skew、强驱动） 普通互连（长、短） 专用进位链 内嵌功能单元 PLL/DLL RAM DSP SERDES …… FPGA设计流程 电路设计 功能仿真 综合 综合后仿真 布局布线 布局布线后仿真 板级仿真（optional） 加载配置，在线调试 FPGA设计平台 Xilinx ISE — 界面简洁的工具接口 Altera Quarters II — 高集成度的工具箱 MAXPLUS II 模型设计 数字系统模型设计层次 ESL Behavior level RTL Gate level 设计输入 SystemC, SystemVerilog HDL 原理图 — simple 网表 – IP core 高性能电路HDL描述 1、提升频率 算法：并行、乒乓、流水线……合理按排数据流 结构：源逻辑复制，减少扇出…… 2、减少资源、功耗 资源共享，时钟使能