USB设计集成解决之道.docxVIP

USB设计、集成解决之道摘要当前，通用串行总线（USB）在选择IP方案时要涉及许多不同类型应用的接口，其中也包括了便携式消费类产品。因此，功耗和小巧外形系数就成为了关键的考虑因素。SoC设计人员必须考虑到先进工艺制程带来的新要求，特别是在USB PHY方面。本文对这些问题的解决方法进行了深入描述，并列举了Synopsys提供的USB IP选择方案。作为有史以来最为成功的连接标准，USB的应用范围已经超出PC与PC外设的连接，拓展到了与闪存存储器、数据影像、音频和视频、无线、汽车，如今还在移动电话领域呈现出迅猛增长的趋势。USB标准的不断增强也有助于为此增长提供动力，这些增强包括了PictBridge规格的制订，此规格支持打印机与数码相机之间的直接连接，而On-the-Go标准让产品能够作为（外设）主设备或从设备来运行。从1995年推出USB 1.1标准，到引入认证无线USB标准，Synopsys一直通过及时推出广泛适用的IP解决方案来支持各类USB标准。由于Synopsys在芯片实施和芯片测试中做出了大量的投资，所以经常能够第一批通过USB应用者论坛（USB-IF）来验证和认证新型USB IP产品。USB设计问题综述目前，各种涉及到消费类产品的问题正构成设计界面对的许多重大USB难题。这些问题中最为重要的就是耗电量和小尺寸问题。而且，由于USB标志符合能力以及互操作性对于任何应用均很重要，所以对于消费类应用也具有特别关键的意义，因为消费类应用中一旦出现兼容性故障，就会导致技术支持费用上升并丧失市场机会。消费类应用中另一个极为关键的要素就是成本，而综合成本的测算也十分复杂。除了要考虑初期IP成本以外，设计人员还需要考虑到IP的实施成本（芯片外壳面积以及芯片良品率）以及设计引入（designin）成本。为了最大程度地降低设计加入成本，核心部分应当具有足够的灵活性，能够满足立刻进行设计的需要，并适于在未来产品上很容易地实现复用。如果IP具有足够的灵活性，就能节省第一次设计的实施时间，并能通过适应后续设计不断演进的需要而进一步节省时间和投资。另外需要牢记的一点是，USB已经实现了标准化，但标准本身并不是实施技术规格。IP的设计和集成必须能够实现综合系统性能最大化。例如，在采用高速USB 2.0标准时，通过核心体现出来的性能必须得到充分发挥，达到接口的全部带宽。否则，就有必要采用微控制器来处理USB事务。不言而喻，第一流的代工厂必须能够提供PHY解决方案。在代工厂的能力范围内，PHY的设计必须能够提供相对于USB规格的最大性能裕量，从而让设计方案达到高良品率并且低本高效。再强调一次，良品率有着至关重要的意义。在某些细分市场，芯片ASP价格不足1美元，所以，运用USB IP达到最高良品率的能力就可能意味着产品成功和失败之间的分界线。Synopsys的DesignWare? USB IP在设计时就以解决这些设计难题为已任，为您的成功提供一条低风险的实现途径。Synopsys的完整USB IP解决方案包括了USB PHY、USB验证IP，以及各类数字核心，用于实现高速USB On-the-Go (OTG)、设备、内嵌主设备、以及无线USB功能。制造领域的问题制程几何尺寸的不断缩小会给USB接口的数字电路部分带来明显的好处，但尺寸缩小给USB PHY带来的好处则并不大。缩小至90 nm技术节点，用于实施模拟电路的I/O晶体管制程选择方案就已经采用了3.3V的厚氧化膜器件。但是，在65 nm和45 nm制程，甚至在一些90 nm制程中，可用的厚氧化膜器件电压不超过2.5 V。而真正从45 nm开始，一些要求的厚氧化膜晶体管制程可选方案已经不超过1.8V。这些变化给PHY带来了什么样的影响呢？我们可以通过观察晶体管横截面图清楚地认识到这个问题。随着器件的缩小，晶体管的栅极也变得更窄。这种不断变小的栅极宽度以及随着沟道变窄给漏极/源极电压带来的问题，使得保持3.3V这类传统的I/O电压变得较为困难。更为重要的是，这种狭窄的栅极允许电子在很小的干扰下通过，从源极流到了漏极，这种效应称为热载流子注入（HCI）。这种效应趋向于在电压过高时快速击穿源极与漏极之间的垫垒区。而通常情况，高于设计电压10%以上的电压就可以算得上过高了。而问题在于，USB规格要求在发射（TX）线路与接收（RX）线路之间达到3.3V的电压。TX发出信号必须达到最小2.8V的VOH，而RX接收的信号最大能够达到3.63V的VIH。而其它信号（DP/DM和VBUS）可以接收高达5.25V的信号。虽然可以对2.5V厚氧化膜器件的I/O电路进行过驱动以达到所要求的电压值，但是，如果没有采用正确设计的2.5V或1.8V PHY，在这些电压水平下运行会导致器件使用寿命明显缩短。因此，这种产品就会