HC595芯片资料.docVIP

HC 595芯片资料 特点 8位串行输入 8位串行或并行输出 存储状态寄存器，三种状态 输出寄存器可以直接清除 100MHz的移位频率 输出能力 并行输出，总线驱动 串行输出；标准 中等规模集成电路应用 串行到并行的数据转换 Remote control holding register. 描述 595是告诉的硅结构的CMOS器件， 兼容低电压TTL电路，遵守JEDEC标准。 595是具有8位移位寄存器和一个存储器，三态输出功能。 移位寄存器和存储器是分别的时钟。 数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。 移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q ?xml:namespace prefix st1 / 7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。 参考数据 符号 参数 条件 TYP 单位 HC HCt tPHL/tPLH 传输延时 SHcp到Q7’ STcp到Qn MR到Q7’ CL 15pF Vcc 5V 16 17 14 21 20 19 Ns Ns Ns fmax STcp到SHcp 最大时钟速度 100 57 MHz CL 输入电容 Notes 1 3.5 3.5 pF CPD Power dissipation capacitance per?? package. Notes2 115 ?? 130 pF CPD决定动态的能耗， PD＝CPD×VCC×f1+∑ CL×VCC2×f0 F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc 电源电压 引脚说明 符号 引脚 描述 Q0…Q7 15， 1， 7 并行数据输出 GND 8 地 Q7’ 9 串行数据输出 MR 10 主复位（低电平） SHCP 11 移位寄存器时钟输入 STCP 12 存储寄存器时钟输入 OE 13 输出有效（低电平） DS 14 串行数据输入 VCC 16 电源 功能表 输入 输出 功能 SHCP STCP OE MR DS Q7’ Qn × × L ↓ × L NC MR为低电平时紧紧影响移位寄存器 × ↑ L L × L L 空移位寄存器到输出寄存器 × × H L × L Z 清空移位寄存器，并行输出为高阻状态 ↑ × L H H Q6’ NC 逻辑高电平移入移位寄存器状态0，包含所有的移位寄存器状态移入，例如，以前的状态6（内部Q6”）出现在串行输出位。 × ↑ L H × NC Qn’ 移位寄存器的内容到达保持寄存器并从并口输出 ↑ ↑ L H × Q6’ Qn’ 移位寄存器内容移入，先前的移位寄存器的内容到达保持寄存器并输出。 H＝高电平状态 L＝低电平状态 ↑＝上升沿 ↓＝下降沿 Z＝高阻 NC＝无变化 ×＝无效 当MR为高电平，OE为低电平时，数据在SHCP上升沿进入移位寄存器，在STCP上升沿输出到并行端口。 /***************************************************************************************/ 给个74HC595的慢动作 void WriteSIOByte unsigned char val unsigned char i; ACC val; for i 8; i 0; i -- SRCLK 0;//拉低74HC595时钟 _rrca_ ;//右移一位数据 SER CY;//发送74HC595一位串行数据 SRCLK 1;//拉高74HC595时钟 _nop_ ;//延时 SER 1;//释放数据总线 //以下3条指令若在多字节时,应该移入多字节全发送完后在执行此3条指令 RCLK 0; _nop_ ;//延时 RCLK 1;//打入并行数据 74ls595速射 hotpower for i 0; i buffsize; i ++ SBUF siobuff; while TI 0 ; TI 0; RCLK 0; _nop_ ;//延时 RCLK 1;//打入并行数据 /************************************************************************/ 摘?? 要关键词 1 引言 2 74HC595实现LED静、动态显示基本原理 静态显示 N位LED显示要求N个74HC595芯片及N+3条I/O口线，占用资源较多，而且成本较高。这对于多位LED显示很不利。2.2动态显示 在多