- 1、本文档共15页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
FPGA频率计的设计汇编
课程设计说明书
课程:EDA技术基础
题目: 频率计的设计
显示及数制转换模块
学生姓名: 邓道聃
学 号: 201256110232
班 级: 电信1202
专 业: 物理与电子科学学院
指导教师: 贺慧勇
2014年12月22日
长沙理工大学课程设计任务书
物理与电子科学 学院 电信 专业 1202 班 姓名 邓道聃
课程名称 EDA技术基础
题 目 频率计的设计
同组设计者:郭宇,文闯,魏月怡
用FPGA设计一个频率计,测量TTL电平方波信号的频率。具体要求如下:
(1)测量频率范围: 10Hz~100kHz
(2)数字显示,全测量范围精度:2 %
(3)测量速度不低于每秒10次
(4)量程选择:拨码开关或键控
(5) 自行设计简易方波信号发生器,测试验证频率计性能
发挥部分:
(1)自动量程(2)提高精度(3)拓宽量程(4)等精度方案(5)周期测量(6)上电自检或键控自检。
工作计划
(1)时间
本课程设计安排2周时间: 2014.12.22 ~2015.1.2
(2)进度安排
第1周周一周二:查阅资料,拿出整体设计方案,划分模块;
第1周周三至周五:各模块的设计、调试、验证。
第2周周三前完成项目整体调试和测试。
第2周周三周四文档写作整理
第2周周五:答辩讨论
指导教师:
贺慧勇 唐立军 文勇军
唐俊龙4年12月22 日 教研室意见:
同意。
教研室主任 文勇军
2014年12月23 日
长沙理工大学课程设计成绩评定表
学生姓名: 邓道聃 学号: 201256110232 专业班级: 电信1202
课程设计题目: 抢答计时器的设计
评分项目 要求 分值 得分 学习态度 学习态度认真,遵守纪律。 10 设计方案 调研充分,方案设计合理。 20 工作量 完成了任务书规定的工作量。实际设计、调试效果好。 40 设计报告 完全符合撰写规范要求,结构严谨,逻辑性强,层次清晰,表述准确,文字流畅。 20 答辩 准备充分,概念清楚,能准确流利地回答各种问题。 10 总分 备注:
成绩: 指导教师:
年 月 日
目 录
1设计内容…………………………………………………………………………………….…..1
2设计方案………………………………………………………………………………………...2
3方案实施………………………………………………………………………………………...3
4方案验证和结果分析…………………………………………………………………………...6
5心得体会.......................................................................................................................................7
参考文献………………………………………………………………………………………......9
附件……………………………………………………………………………………………....10
设计内容:
二十进制转换:由于经过计数器测量而后输出的频率为二进制常数,译码器无法处理,需要转换成十进制BCD码在输出给译码器。
显示模块:通过译码器处理BCD码输出给显示管使显示管能够显示出正确的数字。
设计方案:
1.二十进制转换:二十进制转换模块的功能是把二进制数转换成十迸制数BCD码。由于转换电路对速度没有要求,为节省硬件资源,转换电路由时序逻辑电路构成,由时钟控制转换过程的进行。本转换模块需要将20位二进制数转换成7位BCD码,设置7个BCD码计数器,分别为a00~a06。如果除法运算未完成,则处于等待状态,完成了则开始转换,首先把二迸制数送入暂存器a,a00~a06清零,当时
文档评论(0)