2-2引脚重点.pptVIP

为了正确的读引脚，在读引脚之前，CPU必须首先向相应的锁存器写1使之置位，才能读出引脚值。例如读P0口低4位引脚线上的信号。 MOV P0,#0FH MOV A, P0 P2口作为地址总线时，“控制”信号为‘1’，多路开关车向地址线（即向上接通），地址信息经反相器→V2管栅极→漏极输出。由于P2口输出高8位地址，与P0口不同，无须分时使用，因此P2口上的地址信息（程序存储器上的A15~A8）数据地址寄存器高8位DPH保存时间长，无须锁存。 作为地址总线使用时的工作过程 4.P3端口 P3端口和P1端口的结构相似，区别仅在于P3端口的各端口线有两种功能选择。当处于第一功能时，第二输出功能线为1，此时，内部总线信号经锁存器和场效应管输入/输出，其作用与P1端口作用相同，也是静态准双向I/O端口。当处于第二功能时，锁存器输出1，通过第二输出功能线输出特定的信号，在输入方面，即可以通过缓冲器读入引脚信号，还可以通过替代输入功能读入片内的特定第二功能信号。由于输出信号锁存并且有双重功能，故P3端口为静态双功能端口。 输出：此时，“第二输出功能”为高电平，与非门打开，内部数据通过锁存器的Q经过 与非门到V2； 输入：从引脚在读引脚控制信号控制下，通过三态门进入（同样要置1）。 1 第一功能使用 2 第二功能使用 P3口的第二功能： P3.0 RXD 串行数据输入口 P3.1 TXD （串行数据输出口） P3.2 INT0 （外部中断0） P3.3 INT1 （外部中断1） P3.4 T0 （定时器/计数器0外部输入） P3.5 T1 （定时器/计数器1外部输入） P3.6 WR （外部数据存储器写脉冲） P3.7 RD （外部数据存储器读脉冲） * * 2.1.2 8051单片机引脚及其功能 8051系列中各种芯片的引脚是互相兼容的，如89C51，8751和8031均采用40脚双列直插封装（DIP）方式。当然，不同芯片之间引脚功能也略有差异。8051单片机是高性能单片机，因为受到引脚数目的限制，所以有不少引脚具有第二功能。 Vcc（＋） P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/Vpp ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 8051 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/ P3.0 TXD/ P3.1 INT0/ P3.2 INT1/ P3.3 T0/ P3.4 T1/ P3.5 WR/ P3.6 RD/ P3.7 XTAL2 XTAL1 Vss RD 8030 89C51 8751 端口0 端口1 端口2 RST/VPD Vss Vcc EA/Vpp PSEN ALE/PROG 端口3 XTAL1 XTAL2 TXD RXD INT0 INT1 T0 T1 WR 各引脚功能简要说明如下： 一.电源引脚Vcc和Vss Vcc（40脚）：电源端，为+5V。 Vss（20脚）：接地端。 二.时钟电路引脚XTAL1和XTAL2 XTAL1（19）：接外部晶体和微调电容的一端； 在采用外部时钟时，该引脚必须接地。 XTAL2（18）：接外部晶体和微调电容的另一端； 若采用外部时钟电路时，该引脚输入外部时钟脉冲。 注意：要检查8051/8031的振荡电路是否正常工作，可用示波器查看 XTAL2端是否有脉冲信号输出。 8051共有四个并行I／O端口，每个端口都有8条端口线，用于传送数据／地址。由于每个端口的结构各不相同，因此它们在功能和用途上的差别颇大。现对它们综述如下： 三.端口线 4×8 32条 1.P0端口 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个非门、一个与门及场效应管驱动电路构成。再看图的右边，标号为P0.X引脚的图标，也就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同的电路组成。 在P0口中，有两个三态的缓冲器，三态门有三个状态，即在其输出端可以是高电平、低电平、高阻状态（或称为禁止状态），图上面一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为‘读锁存器’端）有效。下面一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为‘读引脚’的这个三态缓冲器的控制端有效，引脚上的