ls7266芯片介绍.docxVIP

特点： ? 30 MHz在非正交模式计数频率，17MHz在x4正交模式. ?双24-bit柜台，支持和X Y在axes运动控制应用. ?双24-bit比较. ?正交数字滤波的输入时钟 ?可编程8-bit单独的过滤器时钟预分频器各轴. ?错误标志的过滤频带宽度超过噪音. ?指数可编程输入和其他可编程I / Os. ?各轴独立编程模式. ?可编程计数模式：正交(x1, x2, x4) /非正交，正常/模- N的/ /非回收范围的限制，二进制/ BCD. ? 8-bit 3-State数据I / O 总线. ? 5V操作(VDD-VSS). ? TTL/CMOS兼容的I / Os. ? LS7266R1（浸）; LS7266R1-SD（裸泳）;LS7266R1-S (SOIC); LS7266R1-TS封装（TSSOP） LS7266R1寄存器： LS7266R1有一个与每个X和Y轴相关寄存器.所有X轴寄存器名称的前缀X,而所有的Y轴寄存器具有特定寄存器前缀Y.用于读/写是从解码作出选择三个最重要的bits (D7-D5)数据总线. CS输入使读/写IC的C / D输入选择控制和数据信息之间的读/写. 以下是LS7266R1寄存器的完整列表. 预置寄存器：XPR和YPR 这些PRs各自均为24-bit宽. 24-bit数据可以写入一个公关，一次一个字节，在三个数据序列写周期. 计数器：XCNTR和YCNTR 这些CNTRs各自均为24-bit同步向上/向下计数器.每个CNTR计数时钟是来自其相关的A / B输入.每个CNTR可装载其相关宣传内容. 输出锁存：XOL和YOL Each OL是24-bits宽.实际上，OLs是为CNTRs输出端口.从每个CNTR数据可以装入到其相关OL，然后读回的数据总线，一个字节的时间，三个数据序列读周期. 字节指针：XBP和YBP 读，写操作上OL或公关总是访问一次一个字节.所访问的字节处理了最终BPs.每一个数据读或写一OL或公关周期，是一个关联BP自动增加，以解决下一个字节 旗寄存器：XFLAG和YFLAG 该标志寄存器握住CNTRs状态信息，并且可以读取数据总线了.一个E位旗寄存器设置为1时，在输入的噪声正交脉冲的宽度足以通过审定输入滤波器电路. E = 1表明噪音过大的投入，但在没有一个明确的计数错误.一旦设定，可以E只有通过RLD.复位旗 滤波器时钟预分频器：XPSC和YPSC 每个PSC是8-bit可编程模- N的向下计数器，由FCK时钟驱动.已关闭的N加载因子 从相关成公关低字节PSC 寄存器 PR0.的PSCs提供能够产生独立过滤 每个通道的时钟频率.该PSCs产生内部过滤器时钟，用于FCKn 验证输入X A , X B , Y A , Y B 在正交模式. 最后的过滤时钟频率f FCKn = ( f FCK /(n+1) ) , 其中n = PSC = 0到FF H. 对于正交正确计数 模式，f FCK n ≥ 8f QA （或8f QB ),其中f QA 和f QB 是在输入A和B.在非正交模式的时钟频率 滤波器时钟是不需要和FCK输入（引脚2),应当连接到V DD . 复位和负荷信号解码器：XRLD和YRLD 以下功能可以由记录成一RLD:转移公关控制字节CNTR,转移 CNTR到OL,复位CNTR,复位标志和复位BP . RLD 7 6 5 4 3 2 1 0 0: NOP 1: Reset BP 0 0 1 0 0 1 1 1 0 0 1 0 0 1 1 1 0 0 0 1 7266R1-111196-2 : NOP : Reset CNTR : Reset BT, CT, CPT,S : Reset E : NOP : Transfer PR to CNTR (Note: All 24-bits are transferred in parallel) : Transfer CNTR to OL (Note: All 24-bits are transferred in parallel) : Transfer PR0 to PSC : Select RLD : Select the RLD addressed by X/Y input : Select both XRLD and YRLD together (Note: D7 = 1 overrides X/Y input)