My数电实验课件6_实验6_同步计数器和其应用(FPGA).pptVIP

下载本文档

15
0
约小于1千字
约 12页
2016-09-26 发布于安徽
举报
版权申诉

My数电实验课件6_实验6_同步计数器和其应用(FPGA).ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

My数电实验课件6_实验6_同步计数器和其应用(FPGA).ppt

实验6 同步计数器及其使用（基于FPGA的实现） 2014年5月一、实验目的 1 、了解可编程数字系统设计的流程 2 、掌握Quartus II 软件的使用方法 3、掌握原理图输入方式设计数字系统的方法和流程 4、掌握74LS161同步16进制计数器的特点及其应用二、实验设备 1、计算机：Quartus II 软件 2、Altera DE0 多媒体开发平台 3、集成电路： 74LS10 4、集成电路：74LS161 74LS10 1、 74LS10：三3输入与非门 2、引脚的定义： 74LS161 1、 74LS161：异步清零、同步置数四位二进制计数器 2、引脚的定义： 74LS161功能表 T P CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 X X X X X X X X 0 0 0 0 1 0 X X ↑ D C B A D C B A 1 1 0 X X X X X X 保持 1 1 X 0 X X X X X 保持 1 1 1 1 ↑ X X X X 计数三、实验内容 1、 74LS161逻辑功能的测试 2、用74LS161实现12进制计数（异步清零） 3、用74LS161实现12进制计数（同步置数）要求： *计数脉冲CLK接BUTTON0 （DE0板） *计数结果接LED3~LED0 （DE0板）显示 16进制计数器 12进制计数（异步清零） 12进制计数（同步置数）实验7 考核试验实现60进制计数，计数器用74LS161 ，其它器件任选： 0、1、2、…、57、58、59 要求： 1、用原理图输入方式完成设计； 2、给出仿真波形（ Q31~Q01 、 Q30~Q00 ）； 3、计数脉冲CLK接BUTTON0，计数结果接7段码HEX1和 HEX0显示（DE0板）。考核时间 6月9日： 2:00~2:50PM 3:00~3:50PM 单人单组考核