数字逻辑6-4计数器(Counter)精讲.ppt

陕西理工学院 * * 6.2 计数器 Counter 6.2.1 计数器的特点和分类 一、计数器的功能及应用 1. 功能： 对时钟脉冲 CP 计数。 2. 应用： 分频、定时、产生节拍脉冲和脉冲 序列、进行数字运算等。 二、计数器的特点 1. 输入信号： 计数脉冲 CP Moore 型 2. 主要组成单元： 时钟触发器 三、 计数器的分类 按数制分： 二进制计数器 十进制计数器 N 进制 任意进制 计数器 按计数 方式分： 加法计数器 减法计数器 可逆计数 Up-Down Counter 按时钟 控制分： 同步计数器 Synchronous ? 异步计数器 Asynchronous ? 按开关 元件分： TTL 计数器 CMOS 计数器 6.2.2 二进制计数器 计数器计数容量、长度或模的概念 计数器能够记忆输入脉冲的数目，即电路的有效状态数 M 。 3 位二进制同步加法计数器： 0000 1111 /1 4 位二进制同步加法计数器： 000 111 /1 n 位二进制同步加法计数器： 一、二进制同步计数器 一 3 位二进制同步加法计数器 FF2、FF1、FF0 Q2、Q1、Q0 设计方法一： 按前述设计步骤进行 （P270 ? 271） 设计方法二： 按计数规律进行级联 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 Q2Q1Q0 0 0 0 0 0 0 0 1 0 0 1 2 3 4 5 6 7 8 C CP C Q2n Q1n Q0n — Carry 向高位的进位 来一个CP翻转一次 J0 K0 1 当Q0 1，CP到来即翻转 J1 K1 Q0 当Q1Q0 1，CP到来即翻转 J2 K2 Q1Q0 T0 T1 T2 n 位二进制同步加法计数器级联规律： J0 K0 1 J1 K1 Q0 J2 K2 Q1Q0 CP 1J 1K C1 FF0 1 1J 1K C1 FF1 1J 1K C1 FF2 C Q0 Q1 Q2 Q0 Q1 Q2 串行进位 触发器 负载均匀 CP 1J 1K C1 FF0 1 1J 1K C1 FF1 1J 1K C1 FF2 C Q0 Q1 Q2 Q0 Q1 Q2 并行进位 低位触发 器负载重 B Q2n Q1n Q0n Borrow 若用T 触发器： 二 3 位二进制同步减法计数器 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 1 2 3 4 5 6 7 B Q2Q1Q0 CP — 向高位发出的借位信号 T0 1 T1 Q0n T2 Q1n Q0n 级联规律： CP 1J 1K C1 FF0 1 1J 1K C1 FF1 1J 1K C1 FF1 B Q0 Q1 Q2 Q0 Q1 Q2 三 二进制同步可逆计数器 单时钟输入二进制同步可逆计数器 加/减 控制端 加计数 T0 1、T1 Q0n、 T2 Q1nQ0n 减计数 T0 1、T1 Q0n、 T2 Q1nQ0n CP Q0 1J 1K C1 FF0 1 Q0 Q2 1J 1K C1 FF2 Q2 Q1 1J 1K C1 FF1 Q1 U / D 1 1 1 1 C/B 双时钟输入二进制同步可逆计数器 加计数脉冲 减计数脉冲 CP0 CPU+ CPD CP1 CPU ·Q0n + CPD · Q0n CP2 CPU · Q1n Q0n + CPD · Q1n Q0n CPU 和CPD 互相排斥 CPU CP，CPD 0 CPD CP，CPU 0 CPU Q0 1J 1K C1 FF0 1 Q0 Q2 1J 1K C1 FF2 1 Q2 Q1 1J 1K C1 FF1 1 Q1 1 1 1 CPD 四 集成二进制同步计数器 1. 集成 4 位二进制同步加法计数器 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 74161 3 VCC CO Q0 Q1 Q2 Q3 CTT LD CR CP D0 D1 D2 D3 CTP 地 引脚排列图 逻辑功能示意图 74161 Q0 Q1 Q2 Q3 CTT LD CO CP CTP CR D0 D1 D2 D3 0 0 0 0 0 0 1 1 0 0