数字逻辑设计第三章1(第二次课)_861404936精讲.ppt

* 3.2 门电路（68） 若原来是D1向BUS传送，现在要改为D2向BUS传送，如何实现这种转换？ 应使门1先由正常态转为高阻态， 然后门2由高阻态转为正常态。 即有一短暂过程门1、2均处于高阻态。否则，门1、2有一短暂过程均处于正常态，于是门1、2输出间有很大的浪涌电流，从而影响BUS正常工作。 1 BUS 2 三态总线的状态转换 * 3.2 门电路（69） 三态门的应用——1位双向总线驱动器 双向总线驱动器，又称收发器（Transceiver） E “0”时，写操作，下面三态门正常工作 E “1”时，读操作，上面三态门正常工作 CPU Di E Do 存储器 * 3.2 门电路（70） E “0”时，读操作， 三态门的应用——4位双向总线驱动器 E “1”时，写操作 * 3.2 门电路（71） IIL IIH IOL IOH VH VL 普通门 1.6mA 40μA 16mA 0.4mA 3.6V 0.3V 三态门 正常态 1.6mA 40μA 64mA 6.5mA 3.6V 0.3V Z态 40μA 40μA 40μA 40μA 5V 1.5V 0V IIZ IOZ 普通门与三态门外部特性比较 * 3.2 门电路（72） BUS “0” “0” “0” “0” “1” “1” IOH IOZ IOZ IIH IIH IIH “1” “0” “1” 总线为”1”态 “0” “0” “0” “1” “1” “1” IOL IOZ IOZ IIL IIL IIZ “0” “1” “0” BUS 总线为”0”态 * 3.2 门电路（73）—小结 3.2 门电路 门电路的基本知识 典型与非门电路结构 与非门电路的外部特性与级连 集电极开路（OC）与非门 三态门 * 第三章 组合逻辑电路 3.1 引言 3.2 门电路 3.3 常用的中规模组合逻辑电路 3.4 运算器与ALU 3.5 组合逻辑电路中的竞争与冒险问题 * Fig 2-24 2-input AND gate Ideal zero delay * tpD tpLH tpHL * tpLH tpHL * 3.2 门电路（36） 开关特性：当输入变化时（高或低），从从输入变化至输出变化（高或低）的时间。 输入 输出 TPHL TPLH 50% 描述开关特性的参数： TPHL，TPLH，TPD 传输延迟：Propagation Delay TPD TPHL＋ TPLH / 2 （一般的门电路约3－5ns） * 3.2 门电路（37） CH1 CH2 CP OUT 红色波形为输入 白色波形是延迟后的 延迟时间的测量 tpd tpd1+tpd2 /8 * 3.2 门电路（38） 在曲线上，VOUT急剧下降时的VIN称：阈值电压VT，或称门槛电压 VIN VOUT 转移特性：门电路中输出电压随输入电压的变化特性。VIN-VOUT关系曲线 直流参数 “0”输入电流 IIL 1.6mA “1”输出电流 I0H 0.4 mA＝400uA “1”输出电压 Voh 3V 10个负载 “1”输入电流 IIH 40 uA “0”输出电流 I0L 16 mA “0”输出电压 VoL 0.35V 10个负载 * 3.2 门电路（39） “0” “1” “0 “1” * 3.2 门电路（40） 与非门电路的外部特性 开关特性 转移特性 直流参数 与非门电路的级联 负载计算 非正常状态分析 ? * 3.2 门电路（41） “0” “1” 门电路级联：前一个器件的输出就是后一个器件的输入，后一个是前一个的负载，两者要相互影响。 关键问题：每个门电路可以级联多少负载？ “0” * 3.2 门电路（42） “1” “0” “1” * 3.2 门电路（43） 负载能力的计算 IOH和IIH的理论计算） “1” IOH N*IIH N IOH/IIH 400 uA /40 uA 10 IOH IIH IIH IIH IIH * 3.2 门电路（44） “0” IOL N*IIL N IOL/IIL 16mA/1.6mA 10 负载能力的计算 IOH和IIH的理论计算） IOL IIL IIL IIL IIL * 3.2 门电路（45） 当负载数量超过理论值时，门电路进入非正常工作状态。负载大于与非门承受能力时，低电平变高，高电平变低。 ? ? ? 负载数量过多时，情况怎样？ * 3.2 门电路（46） “0” T5 T4 T1 ? ? ? T1 T5的输出就无法保持“低”的有效状态。 负载大于与非门承受能力的状态分析（IOL） 正常工作时，T5处于饱和状态，T