ALSI或ALSICU刻蚀后硅渣残留去除方式的研究.docVIP

ALSI或ALSICU刻蚀后硅渣残留去除方式的研究 摘 要： 半导体器件制造中会用到ALSI或ALSICU做金属连线，ALSI或ALSICU里一般含有0.5%～1%的Si，目的是防止ALSI互融造成PN junction spiking，但引入Si、金属连线刻蚀后会有硅渣析出，刻开区分布不规则的小黑点，影响表观。比较和分析了目前半导体制造行业几种去硅渣方式的机理和优缺点，同时提出一种新的高效的干法去硅渣方式。在上述分析的基础上，标准化了去硅渣工艺，提出的去硅渣标准流程，对半导体制造具有广泛的指导作用。 关键词： 半导体生产； 金属刻蚀； 干法去硅渣； 湿法去硅渣 中图分类号： TN964?34 文献标识码： A 文章编号： 1004?373X（2014）04?0098?03 0 引 言 在半导体生产[1]过程中，金属连线[2]一般使用ALSI或ALSICU时掺0.5%～1%的Si，这样可以防止衬底Si与金属AL接触时产生ALSI互融、损伤器件的结。这是掺入Si的好处，但当ALSI或ALSICU干刻或湿刻成线条时，Si粒会在刻开区残留下来，原因是金属干刻（Dry Etch）或湿刻（Wet Etch）时气体或酸液无法与SI彻底反应，刻开区容易留下硅渣残留。 ALSI[3]或ALSICU刻蚀后的硅渣残留，呈小黑点状，分布在圆片表面，非常难看，虽不影响电参数，但也是表观缺陷，需要加以解决。 1 金属干刻、湿刻后的硅渣状况 （1） 非薄场铝栅的金属干刻。不同半导体产品的ALSI或ALSICU下介质层厚度不同，干刻的过刻量也不同，干刻后的硅渣状况也不一样[7]。比如CMOS、BCD、DMOS 、Schottky、IGBT、厚场铝栅等产品[8]的铝下介质层厚，一般在8 kA以上，金属干刻时可加大过刻量（30%左右），增加氧化层损失量，对硅渣釜底抽薪、可扫除硅渣残留（见图1）。所以非薄场铝栅类的金属干刻后无需去硅渣。 加大干刻过刻量后无硅渣 （2） 薄场铝栅的金属干刻。薄场铝栅因为成本低，光刻层数少，铝下介质层（ILD）是生长栅氧时形成，因此铝下介质层（ILD）很薄、最薄500 A左右，金属干刻时过刻量不能大（10%左右）、氧化层损失控制在300 A左右，这样就有少量的硅渣残留下来。所以薄场铝栅的金属干刻后需要去除少量硅渣。如图2所示。 （3） 金属湿刻。Bipolar，DMOS和IGBT等产品由于线条宽，有时候金属连线是全湿刻的，腐蚀ALSI或ALSICU的酸不与SI反应，所以金属湿刻后留下大量的硅渣（见图3）。所以金属湿刻后，需要去除大量的硅渣。 2 目前常用的去硅渣方式 2.1 湿法去硅渣 薄场铝栅的ALSI或ALSICU的氧化层薄，金属干刻不能过刻太多，会留下少量硅渣残留，此时用反应温和的去硅渣液去除最合适，Si反应速率在200 A/min左右， OX反应速率在15 A/min左右，选择比高达14以上。酸液比例大约HAC 10%（W）：HNO3 2%（W）：H3PO4 71%（W），HBF4 3%（W）室温作业，其对ALSI，ALSICU以及对Si、OX的速率如表1所示。 表1 湿法去硅渣液速率对照表 硝酸先氧化硅渣生成二氧化硅，然后氟硼酸分解的HF与二氧化硅反应，醋酸对PH起缓冲作用。反应式大致为：Si+HNO3+HF→H23SiF6+NO+H2O。 湿法去硅渣反应温和，Si/OX选择比高达14，适合要求氧化层损失要求少的去硅渣工艺。与干法去硅渣比，湿法去硅渣的速率小、去硅渣下氧化层的速率更小，不适合湿刻后硅渣多的状况，硅渣特别多时用湿去硅渣液往往去不净。 2.2 干法去硅渣 金属湿刻时，ALSI或ALSICU里的Si不与酸液反应，金属湿刻后会留下大量的硅渣残留。湿法去硅渣液温和，去硅渣效果差；要去净大量硅渣残留，需用干法去硅渣（Plasma Si Removal），干法去硅渣时Si反应速率是湿法的9倍，可迅速去除去硅渣残留，但Si/OX选择比下降（14降到1.5），氧化层损失会多些，因此不适合薄场铝栅产品。干法去硅渣工艺，要点有两个方面：各向同性或近乎各向同性—这样可以去除高台阶底部的硅渣，满足工艺要求；Si∶OX选择比至少大于1.5，硅渣去净了但氧化层损失不会太大。 目前业界常用Gasonics AE2001、以CF4/O2为主刻气体干法去硅渣，速率、选择比如表2所示。AE2001是用微波电离CF4、O2产生Plasma，然后传送到晶片表面，进行Isotropic Etch，反应式大致为： 3 新开发的干法扫去硅渣 AE2001以CF4/O2为主刻气体干法去硅渣，Si/OX选择比1.5左右，全湿法金属湿刻后AE2001扫100 s可去净硅渣，此时Si Loss 2 900 A左右、OX Loss 1 800 A左右。为减少氧化层