第5章存储器技术20140124剖析.ppt

第5章 存储器技术 5.1 微型计算机存储器概述 5.2 半导体存储器芯片的结构与原理 5.3 微型计算机中内部存储器的组织 5.4 高速缓冲存储器 5.5 外部存储器 5.6 虚拟存储机制和段、页两级管理 思考题与习题 5.1 微型计算机存储器概述 5.1.1 微型计算机中存储器的类型 图5-1 半导体存储器从存取方式上分类 5.1.2 半导体存储器芯片的主要性能指标 5.1.2 半导体存储器芯片的主要性能指标 5.2 半导体存储器芯片的结构与原理 5.2.1 存储器芯片中地址译码的两种方式 1．存储器芯片容量的计算 存储器芯片中每个存储单元具有一个唯一的地址，每个存 储单元可存储1位或多位二进制数据，存储器芯片的容量与存 储器芯片的地址线和数据线有关，设芯片的地址线条数为M， 芯片的数据线条数为N，则存储器芯片容量R为存储单元数乘以 存储单元的位数。即： 【例5-1】 存储器芯片地址线13条，数据线8条，求存储器芯 片的存储容量。 解：存储容量 = 213 × 8位 = 8KB 3．存储器芯片的地址译码方式与存储阵列 4．存储器芯片的地址译码方式与存储阵列 5．存储器芯片的读/写控制逻辑 （1）片选可以用或表示，写允许信号可以用或表示，读允许 信号可以用或表示。 5.2.2 静态随机存取存储器 静态随机存储器（Static RAM，SRAM）按产生时间和工作方式来分，静态随机存储器分为异步静态随机存储器（Async SRAM）和同步突发静态随机存储器（Sync Burst SRAM）两类。 由于SRAM需要用较多的晶体管来存储一位二进制数，因而，在一定的纳米制造技术下，SRAM容量比DRAM容量低，但是，SRAM比DRAM的存取时间短很多，所以，静态随机存储器可用于计算机主板上的二级高速缓存（Cache）。 2．Intel 6264静态存储器 A12～A0: 13条地址线，均为输入线 D7～D0: 数据线，双向传输 CE: 片选信号 WE: 写允许信号 OE: 输出允许信号，都是输入线，低电平有效 VCC: 电源输入端，工作电压是+5V GND: 接地端 NC: 示此引脚未使用 双译码结构 9位行地址和4位列地址，每次 读/写8位二进制数 5.2.3 只读存储器 1．掩膜式只读存储器 根据对存储内容的要求设计出相应的掩膜板，用这种掩膜 板进行编程，制作完成的ROM，用户只能读出，不能修改。 3．紫外线擦除可编程只读存储器 A12～A0: 地址线 O7～O0: 8位数据线 CE: 片选，低电平有效 OE: 输出允许信号，低电平有效 VCC: 外加的工作电压（+5V） VPP: 编程脉冲电压，在编程时接12～ 25V电压 PGM: 编程控制端有效，即为低电平 5.2.4 可在线读/写的非易失性存储器 1．闪存存储器 （2）闪存单元电路的结构 3. EEPROM、FLASH EPROM两者之间的主要区别 两者都是非易失性存储器； FLASH和EEPROM的最大区别是FLASH按扇区操作，EEPROM可以按字节操作； FLASH的电路结构较简单，同样容量占芯片面积较小，成本自然比EEPROM低，因而适合用作程序存储器； EEPROM则更多的用作非易失的数据存储器； 用FLASH做数据存储器也行，但操作比EEPROM麻烦的多； Flash写入的速度快一些。 5.2.5 动态随机存取存储器（DRAM） 计算机的内存主要由内存条组成，内存条主要由动态存储器 芯片连接而成。 1．单管动态存储单元电路 5.3 微型计算机中内部存储器的组织 5.3.1 8位和16位微机的内存组织 1．8位和16位数据总线的内存组织 不同微处理器组成的存储器结构是不相同的，这与微处理器的 内部结构有关，与微处理器的数据总线有关。 2．字、位扩展 （1）片选信号及行、列地址 微机中存储器的总容量一般远大于存储器芯片的容量,因此，一个存储器系统往往由多片存储器芯片组成 通常由CPU的高位地址译码产生片选，而低位地址送给存储器芯片的地址输入端，以提供存储芯片内部的行、列地址。 2．字、位扩展 （2）存储器的字扩展 正因为一个存储器系 统往往由多片存储器芯片 组成，一般由CPU的高位地 址译码产生片选，可以选 择若干存储芯片。对存储 器的字节数进行了扩充， 称其为字扩充。 2．字、位扩展 （2）存储器的位扩展 由于存储器芯片的数据 线比CPU的数据线少，需要 选用几片存储器才能满足 CPU