数字秒表 数字时器 开题报告 本科毕业设计.docVIP

南京航空航天大学金城学院 毕业设计（论文）开题报告 题 目 基于VHDL实现1/100秒计时控制器 系 部 信息工程系 专 业 信息工程 学生姓名 韩佳伟 学号 2006021421 指导教师 夏永君 职称 讲师 毕设地点 校内 年 月 日结合毕业设计（论文）课题任务情况，根据所查阅的文献资料，撰写1500～2000字左右的文献综述： 1.研究背景与意义 随着人们生活水平的日益提高,社会体系的日益完善,人们对于各种应用器材的要求也越来越高.秒表作为日常生活中,特别是体育运动中应用的特别广泛,所以精确且方便使用的秒表就被越来越多的人所选择.本秒表计时器用于体育竞赛及各种要求有较精确时的各领域，以往常利用中小规模集成电路实现，但一般体积大，使用携带不方便。利用VHDL在FPGA或CPLD上实现1/100秒计时控制器，能充分发挥VHDL与可编程器件灵活、高效，集成度高的特点，基于VHDL实现1/100秒计时控制器具有重要的实际意义．此计时器是用一块专用的芯片，用VHDL语言描述的。它具有开关、时钟和显示功能,其体积小，携带方便。 2.CPLD复杂可编程逻辑器件 数字技术已渗透到科研、生产和人们日常生活的各个领域。随着数字集成技术和电子设计自动化技术的迅速发展，数字系统设计的理论和方法也在相应地变化和发展。 电子设计自动化（EDA