核心电子器件、端通用芯片及基础软件产品.doc

附件1 “核心电子器件、高端通用芯片及基础软件产品” 科技重大专项2009年课题申报指南 一、高端通用芯片方向 项目1 安全SoC芯片 本项目下的课题配套资金和专项资金的筹措比例至少为0.5:1，其中地方配套资金和专项资金的筹措比例至少为0.25:1。 课题1-1：高安全电子证卡及读写机具芯片 1．研究目标 依据国际/国家（行业）标准，开发电子护照芯片以及相对应的读卡机具芯片并实现应用，开发国家法定证件的专用读写机具芯片。 2．考核指标 （1）技术指标 电子护照芯片应符合国际/国家（行业）标准，满足3秒内通关应用需要，具有良好的兼容性；采用国家法定证件的专用读写机具芯片的机具应通过相关主管部门的认证。 （2）应用指标 配合相关主管部门完成电子护照制作，支持相关主管部门实现试用发行；采用国家法定证件的专用读写机具芯片的机具得到小批量应用。 3．研发周期 2009-2010年。 4．其他要求 本课题鼓励芯片研发单位与制发证单位联合承担。 项目2 高性能服务器多核CPU 本项目下的课题要求配套资金和专项资金的筹措比例至少为0.9:1,其中地方配套资金和专项资金的筹措比例至少为0.3:1。 课题2-1：新型处理器结构研究 1．研究目标 研究新型多核/众核处理器结构，满足“十二五”我国高性能计算、高速信息处理、高吞吐量等方面的应用和发展需要。 2．考核指标 （1）提出新型处理器结构，完成基于此新型处理器结构的原型验证系统开发； （2）完成基于45nm或更先进工艺的新型处理器可实现性评估。 3．研发周期 2009-2010年。 项目3 安全适用计算机CPU 本项目下的课题要求配套资金和专项资金的筹措比例至少为0.83:1,其中地方配套资金和专项资金的筹措比例至少为0.28:1。 课题3-1：安全适用计算机CPU研发与应用 1. 研究目标 研制面向安全适用计算机应用的CPU，并与国产Linux操作系统等基础软件结合；研制基于该CPU的安全适用计算机整机并推广应用。 2. 考核指标 （1） 技术指标 采用65nm或更先进工艺，单片内集成定点处理器、浮点处理器、流媒体处理和图形图像处理功能，以及南桥、北桥等配套芯片组功能,功耗低于5瓦。 （2） 应用指标 安全适用计算机整机至2011年累计实现不少于100万台的应用。 3．研发周期 2009-2011年。 4．其他要求 本课题要求与基础软件产品方向“桌面操作系统研发及产业化”课题、“支持国产CPU的编译系统及工具链”课题互动。鼓励芯片设计开发单位和整机单位联合共同承担。 课题3-2：面向3C融合应用的新型异构多核CPU关键技术研究 1．研究目标 研究能够满足通信、计算机和消费类电子（3C）融合需求的新型异构多核CPU、相关基础软件和原型验证系统的关键技术，为“十二五”该类芯片的研制和产业化做好准备。 2．考核指标 （1）实现能够反映研究目标的原型验证系统； （2）能够运行典型应用软件。 3．研发周期 2009-2010年。 项目4 高性能嵌入式CPU 本项目下的课题要求配套资金和专项资金的筹措比例至少为0.67:1,其中地方配套资金和专项资金的筹措比例至少为0.23:1。 课题4-1：自主知识产权高性能嵌入式CPU的研发及产业化 1．研究目标 面向媒体处理、网络和通信等应用，重点开发可配置、高性能、低功耗32/64位嵌入式CPU，研发与主流EDA设计系统配套的评估、设计验证模型与环境以及基于该嵌入式CPU核的SoC软硬件开发平台，实现自主嵌入式CPU的产业化和市场推广。 2．考核指标 （1）技术指标 采用90nm或更先进工艺，工作主频达500MHz，功耗0.5mW/MHz；完成基于90nm或更先进工艺的嵌入式CPU IP核及相关平台的研制。 （2）应用指标 至2011年累计形成3000万片以上SoC的应用规模。 3．研发周期 2009-2011年。 课题4-2：下一代高性能嵌入式CPU 1．研究目标 深入分析嵌入式CPU的应用需求和发展趋势，研制工作主频达600MHz以上，多发射/多核/异构的高性能低功耗32/64位嵌入式CPU。 2．考核指标 基于65nm或更先进工艺，完成样片流片并通过测试，工作主频达600MHz以上；完成相关验证与开发平台的研制。 3．研发周期 2009-2010年。 课题4-3：高端通用芯片知识产权分析与评估 1．研究目标 分析高端通用芯片方向的国际和国内知识产权情况，为本专项的高端通用芯片产品做好知识产权预警及布局工作，促进我国高端通用芯片关键技术的积累向知识产权转化，为我国高端通用芯片的产业化提供知识产权评估和支撑。 2．考核指标 完成符合我国高端通用芯片产业特点的知识产权管理工具与检索分