基于MAX pus II 的实时数字钟设计.docVIP

 综合课程设计 题　　目 基于MAXPLUSII的实时数字 设计 学生姓名　　 白阳　　　　　 专业名称　　　电子信息工程 指导教师　　　王晓利　　　　 2010 年　6　月　25　日 1 总体电路设计要求和思想 1.1掌握十进制，模12进制计数器的设计方法； 1.2巩固多位共阴级扫描显示数码管的驱动及编码； 1.3对利用VHDL硬件描述语言设计相关模块有一定的了解； 1.4掌握EDA技术的层次化设计方法。 2 设计原理 2.1模块设计 秒——60进制BCD码计数；分——60进制BCD码计数； 时——24进制BCD码计数； 整个计数器具有清零，调时功能。 2.2七段译码器VHDL语言文本编辑如下（*.tdf格式）,之后生成名 7segment1的逻辑符号。 操作为：Flie - creat default symbol,则可以将用户刚刚设计的电路形成一个模块符号h_adder。 SUBDESIGN 7SEGMENT1 ( i3,i2,i1,i0:input; a,b,c,d,e,f,g:output; ) begin table i3,i2,i1,i0 = a,b,c,d,e,f,g; 0,