6doc-第六章采用中、大规模集成电路的逻辑设计.docVIP

第六章 采用中、大规模集成电路的逻辑设计 教学重点：在了解典型中、大规模集成电路逻辑功能的基础上，掌握现代逻辑设计的方向。 教学难点：采用双向移位寄存器设计的计数器的“模”的概念。 6．1二进制并行加法器(四位超前进位加法器74283) 介绍能提高运算速度的四位超前进位加法器74283。对于这些集成电路，主要是掌握它的外部功能，以便设计成其它逻辑电路。对内部逻辑电路只作一般了解。 四位超前进位加法器74283是中规模集成电路的组合逻辑部件。 74283引脚较少，输入端为被加数和加数共8个，另一个从低位来的进位端1个。输出端5个，其中4个为和数端，1个为向高位的进位端。这两个进位端可用来扩展容量。 功能：对被加数和加数作二进制数的加法运算，运算结果为二进制数，亦可看成代码。 例6.1 用四位二进制加法器74283设计一个四位加法/减法器。 ●逻辑符号内的引脚符号与外部电路的输入到引脚的信号要加以区别。 设计思路：两数做加法时，信号直接加到引脚；做减法时先把减数连同符号位按位求反，同时从低位来的进位端置1，即变成补码信号后再加到引脚，把减法转化为加法。 设计方法：在加数的每个引脚端前接一个异或门输出端，异或门的两个输入端一个接加数或减数的输入信号，另一个接加、减法控制信号，低位来的进位端连接这控制端。 当控制端信号为1时，输入信号通过异或门后变反，故作减法运算；当控制端信号为