数字系统综合设计实验new.docVIP

实验十二 数字系统综合设计 一. 实验目的 1.进一步提高独立分析问题和解决问题的能力。 2.掌握数字系统的分析和设计方法。 3.对数字集成电路的综合应用有进一步的认识和理解。 二. 设计题目：制作一个简易的电子秒表 功能要求: 具有两位数码显示。分别显示1/10秒和秒计数。 有两个按键分别控制启动（开始计时）/停止和清零。功能表如下： KEY1 KEY2 功 能 0 0 清零并停止计时 1 0 准备开始计时 1 1 启动计时 1 0 停止计时 三、概述： 要完成题目要求的电子秒表功能，系统应具有如下几部分电路： 定时电路；题目要求最小计时单位为1/10秒，即100ms。这部分电路必须能准确的产生周期为100ms（频率为10Hz）的时钟信号。 计时电路：题目要求系统具有两位显示器，分别显示秒和1/10秒信号。所以本系统应具有两个十进制计数器，分别对定时信号进行计数，以产生1/10秒和秒计数。系统计数范围从0.0～9.9秒。 显示译码驱动电路：将计数器的计数结果（BCD码）通过译码器译成七段显示码并驱动LED数码管显示出来。 控制电路：根据题目要求，本电子秒表应具有两个按键。其中一个控制秒表的启/停，本按键应有自锁功能，按一次启动计时，再按一次停止计时。另一个按键控制清“0”，本按键不需自锁，按下时系统清“0”；放开时系统回复正常计时功能。系统电路结构框图如图1所示。 清“0” 启动/停止 图1 系统结构框图 四、电路设计方案： 定时电路：系统的定时电路要求产生周期为100ms的时钟信号。根据我们学过的知识，此电路可由下述几种方案实现： 方案1：用555定时器构成多谐振荡器。 定时器是电子秒表的核心，其作用是产生一个标准频率的脉冲信号。振荡频率的精度和稳定度决定了秒表的质量。图2采用集成电路555定时器与RC组成的多谐振荡器。输出的脉冲频率为fS=1/[(R1+2R2)C1ln2]，周期T=0.69（R1+2R2） 图2 555多谐振荡器 方案2：可以由两个与非门与电阻电容组成基本多谐振荡器，如图3。电路中R1、R2的值应小于与非门的关门电阻ROFF，振荡器的周期取决于RC数值的大小，一般用改变电容C粗调频率，电阻R作细调元件。但这种方案精度不高，故很少采用。 图3 与非门多谐振荡器 方案3：采用石英晶体振荡器，如图4。应用它可得到一个稳定性极好、精度较高的时间信号源，但是其振荡频率较高需要多次分频才能得到所需频率。一般电子钟使用振荡频率为32768HZ的石英晶体，经15次二分频后可得到频率为1HZ的脉冲信号。但本设计需要10Hz频率信号采用32768HZ的晶振不好分频，可以采用1MHZ的晶振再进行分频。 图4 石英晶体振荡器 计时电路：本电路需要两位十进制加法计数器，对定时电路的时钟信号进行计数。可用两片74LS160实现。74LS160是同步十进制加法计数器，其功能表如下： CP RD LD EP ET 工作方式 X 0 X X X 置零 上升沿 1 0 X X 预置数 X 1 1 0 1 保持 X 1 1 X 0 保持 上升沿 1 1 1 1 计数 应用两片74LS160组合级联可构成100进制计数器。其级联方式可分为串行进位方式和并行进位方式两种。串行进位方式接法如图5所示。 图5 串行进位方式连接图 在串行进位方式中，将高位的74LS160的CP与低位的进位端C相接，当低位计数器计满产生进位时就会给高位计数器一个脉冲，使高位计数器加1。 图6 并行进位方式连接图 并行进位方式接法如图6所示。它是将高低位计数器的CP接在一起并将低位计数器的进位C与高位计数器的EP接起来。当低位计数器尚未计满时，其进位端C输出低电平使高位计数器处于保持状态（不计数）；当低位计数器计满产生进位时，C输出高电平使高位计数器处于计数状态，定时脉冲一到高位计数器加1。同时低位计数器回零，C输出低电平，高位计数器又处于保持状态直到第二个进位脉冲的到来。 显示译码电路 显示译码电路根据显示器件的不同可有不同的器件选择，如74LS47（适合于驱动共阳接法的LED数码管）和74LS48（适合于驱动共阴接法的LED数码管）， 其电路分别如图（７）、图（８）所示。 ］ 本实验提供的器件为共阳LED数码管，所以选用74LS47。 4控制电路。 系统要求具有清“０”和启／停按键。对于清零功能，根据计数器74LS160的功能表，我们知道，74LS160提供了清零引脚，只要将该引脚置低电平，计数器既实现清零功能。具体接法如图（９）。 对于启／停控制，我们从74LS160的