微机(非完整版).docVIP

微机PPT CPU的读写操作、微处理器的性能指标、中断响应程序中的两个总线周期、DB和AB决定什么、CPU和I/O设备之间传送的信息，三种描述符。 8237控制下进行“存储器读写传送”对应有效信号、两个周期 8253计数器位数及写控制字时A0A1 的状态 8253为16位计数器，完成减一操作 8255A控制字、分组、工作方式、端口位数 同步异步的传输单位 同步传输单位是帧，一帧中包含多个甚至上千字符。异步传输单位是字符。 CS的作用、串行接口的典型结构 如何实现片内两级存储管理 存储器的层次化总体结构 ①层次结构的运行策略 尽量让当前被频繁访问的存储区的内容驻留在较高层存储器，把不常访问的存储区的内容置换到较低层存储器。 ②层次化的实现 用Cache、内存和辅存来构成层次化的存储器。按使用频度将数据分成不同的层次，分放在不同的存储器中。 ③寄存器 寄存器是位于处理器内部的小型存储器。处理器的大部分日常工作是对寄存器中的数据进行处理。将数据在寄存器之间移动，是最常用的数据传送方式。 ④高速缓冲区 高速缓冲区是速度最快的存储器，是SRAM类型，存取速度和CPU相匹配，但价格高，且容量小。CPU运行时，自动将要运行的指令和数据装入高速缓存。 ⑤主存 内存也称为主存，由DRAM构成。速度比Cache慢，但容量比Cache大，是存储器系统的主力。 ⑥辅存 辅存是数据存储的最后一个位置。通常由硬盘、软盘、光盘构成。速度比主存慢得多，但容量更大。 ⑦Cache-主存 为了缓解主存与CPU速度不匹配，在 CPU 和主存之间增加一级速度快、但容量较小且价格较高的高速缓冲存储器（Cache）。 ⑧主存-辅存 为了弥补主存容量的不足，在主存外面增加一个容量更大、价格更低、但速度更慢的辅存。 段选择子、段描述符和描述符表 ①段寄存器的内容就称为段选择子，段选择子指向GDT或LDT中的某个段描述符。 ②利用选择子，可以从描述符表的描述符中可以找到相应段的起始地址，也称为段基址。 ③在CPU中的段描述符表寄存器中，存有描述符表的起始地址，即表基址。 ④每个描述符都存放于描述符表中，一部分描述符在全局描述符表GDT内，另一部分描述符在局部描述符表LDT内。 8086的中断系统，8086/80386的逻辑结构 8086的中断系统 ⑴8086的中断分类 ①从产生中断的机制分，中断可以分为两类：一类叫硬件中断；一类叫软件中断。 ②硬件中断是外部的硬件产生的，所以，也常常把硬件中断称为外部中断。 ③软件中断是由CPU内部的标志状态(如TF、OF)或执行一条中断指令(INT n)，以及除数为0引起的中断，也称为内部中断。 ⑵中断向量和中断向量表 ①8086系统支持最多256个中断，对应每一个中断，都有一个中断服务程序，该中断服务程序的入口地址称为中断向量。 ②中断向量表是存放中断向量(中断服务程序入口地址)的一个特定的内存区域(最低地址区：内存0段的0～3FFH)。 ③中断向量号：对于每种中断指定一个类型号(也称中断向量号)，每个中断类型号与一个中断服务程序的入口地址相对应。 ⑶硬件中断 从NMI引脚进入的中断为非屏蔽中断，它不受中断允许标志IF的影响。 ⑷软件中断 ①一条指令进入中断处理程序，并且，中断类型码由指令提供。 ②不受中断允许标志IF的影响。 ⑸可屏蔽中断的响应过程 ①数据总线上读取中断类型号，将其存入内部寄存器。 ②将标志寄存器的值推入堆栈。 ③把标志寄存器的中断允许标志IF和跟踪标志TF清零 ④将断点保护到堆栈中。 ⑤根据中断向量号，到内存0段的中断向量表中找到中断向量，再根据中断向量转入相应的中断处理程序。 8086的逻辑结构可分为两部分，即总线接口部件BIU（Bus Interface Unit）和执行部件EU（Execution Unit）。 ⑴总线接口部件BIU 组成：①段地址寄存器； ②指令指针寄存器IP； ③地址加法器； ④指令队列缓冲器； ⑤输入/输出控制电路； ⑥内部暂存器。 功能：负责从内存中取指令，送入指令队列缓冲器，实现CPU与存储器 和I/O接口之间的数据传送。 ⑵执行部件EU 组成：①通用寄存器； ②专用寄存器； ③标志寄存器； ④算术逻辑部件,也叫运算器； ⑤EU控制电路 ； ⑥数据暂存寄存器。 功能：负责分析指令和执行指令。 80386逻辑结构： ⑴指令预取部件IPU 指令预取部件IPU将存储器中的指令按顺序取到长度为16字节的指令预取队列中，以便在CPU执行当前指令时，指令译码部件对下一条指令进行译码。只要指令预取队列有部分空字节，指令预取部件