单个IC如何实高阻抗检测评.docVIP

高电压CMOS放大器利用单个IC实现高阻抗检测 引言 电压的准确测量需要尽量减小至被测试电路之仪器接线的影响。典型的数字电压表(DVM)采用10M电阻器网络以把负载效应保持在不显眼的水平，即使这会引起显着的误差，尤其是在包含高电阻的较高电压电路中。 解决方案是采用静电计配置的高阻抗放大器，因此来自测试节点的放大器输入电流就微乎其微。为使输入电流值尽可能低，传统上都把场效应晶体管(FET)用在这些电路的输入端。FET一般是低电压器件，并会引起难以消除的电压失调不确定性。虽然具有包括FET输入的单片式放大器，但它们通常是非常低电压的器件(特别是那些采用典型CMOS制作方法的放大器)，因此其适用范围局限在高电压应用。可以考虑一下LTC6090，这是一款精度在mV以内并能处理超过 140VP-P信号摆幅的CMOS放大器，非常适合于解决上述问题。来源:大比特半导体器件网±1μs。在外部同步信号消失后，至少能在10分钟内继续满足4uS同步精度要求。合并单元与电子式互感器之间没有硬同步信号时，合并单元应具备前端采样、处理和采样传输时延的补偿功能。 4.2.7　输出协议采用IEC 61850-9-2时，合并单元的数字量输出宜采用32位有符号数值。输出协议采用IEC61850-9-1或IEC 60044-8时，合并单元的数字量输出宜采用二次值方式。 4.2.8　合并单元应能保证在电源中断、电压异常、