利用Cell Base Design 实作JPEG Baseline System 之结果.pptVIP

Kuan-Chih, Huang 2003,11 專題名稱 : VLSI Implementation of a JPEG Baseline System 輔仁大學電子工程系所 學生：劉自清、邱于展、黃雅臻 指導教授：呂學坤教授 簡介 　　面對現今影像資料量越來越大，但頻寬與儲存空間有限制的情況下，影像壓縮便成了一個很重要的議題。目前已知的影像壓縮方式有 MPEG、JPEG…等，而我們所探討的則是 JPEG Baseline 架構之整合。影像壓縮的好處不僅可以減少儲存空間，也可以使得傳輸資料速度變快。基本上影像壓縮的技術分為有無損失性壓縮 lossless 和有損失性壓縮 lossy ，有損失性壓縮是利用人類視覺對高頻影樣的不敏銳去做影像資料的取捨，進而達到資料量減少卻不影響人眼辨圖的功效。 結論 製作本專題主要是應用 Cell-Based Design 的流程將整個 JPEG Baseline 架構的部分整合完整，並在最後實現出 Layout 圖。目前已完成了JPEG Baseline 的地方，對於實現出整個 JPEG 壓縮晶片仍是我們未來要努力的方向。 製作日期 2007 年 11 月　 表一：用 SOC 實現 JPEG Baseline 後所得的各項數據資料 。 圖四：用SOC encounter 做 JPEG Baseline System 的完成圖。 JPEG Baseline System 硬體架構模組 　　以下的圖為 JPEG 以 LSI 為基礎的完整方塊圖，其中有五塊為 JPEG 主要方塊： 1. 取樣器 Subsampler 和 Level Shifter 2. RGB-YUV 轉換 3. 離散餘弦轉換 DCT 和量化 4. 霍夫曼編碼與標記檔 Huffman and marker handler 5. 循序控制器 Sequence Controller 而我們所針對要整合的是完整方塊圖中 JPEG Baseline System 的那塊。 資料經 DCT 轉換後與量化表做量化，並將其結果做霍夫曼編碼的過程即為 JPEG 的基礎系統 Baseline System ，亦為上圖中被粉紅框圈起的區塊。此外由左圖看到我們對 JPEG Baseline System 內部所要整合的模組。 Sub128：將空間域傳來的影像值變成有正負數兩種，以便用2 的補數法來做運算。 DCT：將空間域資料轉成頻率域資料以利運算。 以下是DCT內部硬體模組簡介： 1 DRU Data Reorder Unit ：資料 block 以列 row 的方式輸入，輸入 DRU 並在 DRU 內完成特定的排列，再輸出給 Matrix-Vector Multiplier 做運算。 2 ACF＆BDEG Matrix – Vector Multiplication：Matrix-Vector Multiplier 是利用 hardwired multiplier 簡化運算，運算的方法則以固定其中一個運算元的方式將會比較簡單。 3 IDRU Inverse Data Reorder Unit 將資料再次做排序，並且讓做完兩次DCT的值輸出。 4 Transpose Memory：因矩陣乘法中被乘數與乘數之間的特定關係，故需有轉置動作。在儲存時依 row 方向儲存，並在 64 筆資料儲存完後，依 column 方向輸出，即達轉置功效。 ZigZag：因 DCT 輸出順序是欄方向，且是先四個偶數位置後再四個奇數位置輸出，故設兩個 8 × 8 的暫存器存值。其中一個存滿則由低頻到高頻從左上角到右下角依 Z 字型掃描的順序輸出，而同一時間內另一個則是存入 DCT 傳出的值。兩個暫存器交換使用。 Quantization：透過除法將值變小，並使得在高頻處的資料變為零，有利資料量減少。 1 量化表 SQ Table ：依據每一個像素的重要性而相對應所要相除的係數表。 2 Wallace Algorithm：此運算法將本來要做除法的行為轉而用乘上一個數的倒數來代表，且該運算法是利用兩兩相加的加法器來取代乘法，故有利於運算複雜度的降低。 12 Power Pad 18 Output Pad 20 Input Pad 38 Pad Number 91.025K Gate Count 64×16 two port SRAM On-Chip Memory 50 MHZ Clock speed 9.08363e+05 um^2 Core Size TSMC 0.18um Technology 圖五：實作出 JPEG Baseline System Layout 線路圖。 首先由右圖看到由空間域輸入