VH计算机DL51661.docVIP

【目的】 掌握HDL语言设计数字逻辑电路 学会运用MAX+PLUSII软件进行仿真，以检验设计的准确性。 【理论知识】 一 、使用HTL的硬件设计方法 所谓硬件描述语言，就是利用一种人和计算机都能识别的语言来描述硬件电路的功能，信号连接关系及定时关系，它可以比电原理图更能表示硬件电路的特性。 该方法有如下特征： 支持自顶向下的设计方法 采用大量的ASIC芯片 早期仿真以确定系统的可行性 使设计更容易，只需写出系统的HDL源程序文件，其它由计算机去做 全部设计文件就是HDL源程序文件 二 、 VHTL硬件设计语言 当前ASIC制造商都自己开发了HDL语言，但是都不通用，只有美国国防部开发的VHDL语言成为了IEEE. STD_1076标准，并在全世界得到了承认。该语言集成了各种HDL语言的优点，使数字系统设计更加简单和容易 VHDL语言通常包含实体(Entity)，Architecture)，(Configuration)，Package)，(Library)五部分.其中实体用于描述所设计的系统的外部接口信号；构造体用于描述系统内部的结构和行为；建立输入和输出之间的关系；配置语句安装具体元件到实体—结构体对，可以被看作是设计的零件清单；包集合存放各个设计模块共享的数据类型、常数和子程序等；库是专门存放预编译程序包的地方。 1、基本设计单元 VHDL