VH计算机DL硬件课程设计实验报告.docVIP

硬件课程设计实验报告 一、全加器设计 1、 实验目的 了解四位全加器的工作原理。 掌握基本组合逻辑电路的FPGA实现。 熟练应用Quartus II进行FPGA开发。 2、 实验原理 全加器是由两个加数和 以及低位来的进位作为输入，产生本位和以及向高位的进位的逻辑电路 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 由真值表得到Si和Ci的逻辑表达式经化简后为： 这仅仅是一位的二进制全加器，要完成一个四位的二进制全加器，只需要把四个级联起来即可。i 3、 实验内容 本实验要完成的任务是设计一个四位二进制全加器。具体的实验过程就是利用实验系统上的拨动开关模块的K1～K4作为一个加数X输入，K5～K8作为另一个加数Y输入，用LED模块的LED1～LED8来作为结果S输出，LED亮表示输出‘1’，LED灭表示输出‘0’。 实验箱中的拨动开关、LED与FPGA的接口电路，以及拨动开关、LED与FPGA的管脚连接在以前的实验中都做了详细说明，这里不在赘述。 4、实验现象与结果 以设计的参考示例为例，当设计文件加载到目标器件后，拨动相应的拨动开关，输入两个四位的加数，则在LED灯上显