EDA技术实验21921new.docVIP

实验一：三人表决器实验 一﹑实验目的要求 1﹑掌握Quartus II的基本操作，掌握电路库元件的建立与调用、设计处理、设计仿真等设计电路的基本操作过程； 2﹑掌握三人表决器的原理 3﹑掌握三人表决器的VHDL描述 二﹑实验原理 参考《数字电子技术》教材 三﹑实验基本内容 设计输入﹑设计处理，设计仿真 四﹑实验报告要求： 阐述三人表决器的原理，三人表决器的VHDL描述程序，三人表决器的RTL电路，三人表决器的仿真波形 附录：三人表决器的VHDL参考程序 -- Three-input Majority Voter -- The entity declaration is followed by three alternative architectures which achieve the same functionality in different ways. ENTITY maj IS PORT(a,b,c : IN BIT; m : OUT BIT); END maj; --Dataflow style architecture ARCHITECTURE concurrent OF maj IS BEGIN --selected signal assignment statement (concurrent) WITH abc SEL