二级运算放大器研究.docVIP

目录 摘 要 II 引 言 1 第一部分 理论值计算 2 1.电路分析 2 2.设计指标 6 3.MOS工作区域 10 4.计算参数 11 第二部分 原理图输入与仿真 12 1. 输入原理图 12 2. 生成测试电路 13 3. 电路的仿真与分析 13 第三部分 版图及验证 13 1. 器件版图绘制 13 2. 设计规则检查DRC 20 3. LVS检查 22 总结 24 参考文献 25 附录A 设计规则 26 附录B 附录 B Cadence 常用快捷 27 摘要 在一些应用中，共源共栅运放提供的增益和输出摆幅均不满足要求。例如助听器中的运放必须在0.9V的低电源下工作而单端输出摆幅最大到0.5V。为此我们寻找两级运放，第一级提供高增益，第二级提供大的摆幅。 依题目描述，我们所做的单输入差分放大器的制作工艺为0.18um CMOS工艺，输入电压为1.8V时的增益为60dB以上，负载电容为3pF，设计完成后，我们用集成在Cadence IC5141下的 stectre做原理图输入和仿真。仿真结束后就要进入版图设计，我们用的是Virtuoso进行设计。 关键词：版图设计；MOS；设计规则；两级运放 引 言 近几年来，人们已投入很大力量研究版图设计自动化，计算机辅助设计方法学在给定所需功能行为描述的数字系统设计自动化方面已经非常成功。希望用以代替设计师的一部分劳动。但这并不适用于模拟电路设计。较复杂的场合，有些程序的应用遇到了阻力，需要人工干预帮助解决问题。因此，仔细研究模拟电路的设计过程，熟悉那些提高设计效率、增加设计成功机会的原则是非常必要的。 人工设计得到的器件版图密度一般高于用自动化版图设计和布线程序所得到的密度，因而人机交互式版图设计和布线程序得到了广泛的应用。我们这次做的仅是基本方法，对于比较复杂的电路版图设计则不仅需要很多诸如图论在内的数据结构算法的知识应用，而且多年的电路版图设计经验也同样是非常重要的。 为此，我们用最为广泛的 CMOS 两级密勒补偿运算跨导放大器为本次课设的课题。 运算放大器（简称运放）是许多模拟系统和混合信号系统中的一个完整部分。各种不同复杂程度的运放被用来实现各种功能：从直流偏置的产生到高速放大或滤波。伴随者每一代 CMOS 工艺，由于电源电压和晶体管沟道长度的减小，为运放的设计不断提出复杂的课题。 运算放大器的设计可以分为两个较为独立的两个步骤。第一步是选择或搭建运放的基本结构，绘出电路结构草图。一般来说，决定好了电路结构以后，便不会更改了，除非有些性能要求必须通过改变电路结构来实现。 一旦结构确定，接着就要选择直流电流，手工设计管子尺寸，以及设计补偿电路等等，这个步骤包含了电路设计的绝大部分工作。为了满足运放的交流和直流要求，所有管子都应被设计出合适的尺寸。然后在手工计算的基础上，运用计算机模拟电路可以极大的方便对电路进行调试和修改。但要记住，手算是绝对必需的！通过手算，可以深入的理解电路，对于设计多边形法则也可以更好进行权衡和把握。 第一部分 理论值计算 1.电路分析 电路结构 最基本的 COMS 二级密勒补偿运算跨导放大器的结构如图 1.1 所示。主要包括四部分：第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。 图1.1 两级运放电路图 静态特性 我们考虑沟道长度的影响， 只给出了厄利电压值。 采用 gdpk180工艺， 在1.8V电压下，厄利电压分别为 VEn＝55 V/μm，VEp＝47 V/μm。 则直流增益可以用厄利电压来表示 1.1 VE 是工艺给定的，所以可以看到，电路的直流增益与过驱动电压 VGST成反比，而与 L成正比。所以，为了得到较高的增益，应当选取较小的过驱动电压和较大的沟道长度。 相位补偿 电路有至少四个极点和两个零点，假定 z2、p3、p4 以及其它寄生极点都远大于 GBW，若不考虑零点z1，仅考虑第二极点p2，那么这是一个典型的两极点决定的系统。为保证系统稳定，通常要求有 63°左右的相位裕度，即保持频率阶跃响应的最大平坦度以及较短的时间响应。 但在考虑 z1之后， 这个右半平面 （RHP） 的零点在相位域上相当于左半平面 （LHP）的极点，所以相位裕度会得到恶化。同时如果为了将两个极点分离程度增大，则补偿电容Cc 就要增大，这也会使得零点减小，进一步牺牲相位裕度，如图1.3所示。 图1.2 极点分裂与Cc变化 若要消除右半平面零点的影响， 一是可以在前馈通路上插入反馈路径的单位增益buffer，能够消除右半平面的零点，但是这样带来了一个左半平面的零点和左半平面的极点。 2.设计指标 根据应用场合的不同， 我们对电路的要求也会不同。 即使同样应用在数据转换方面，对于高精度要求，就需要很高的增益，而对于高