版图设计规则技术方案.pptVIP

版图设计规则 版图概述 定义：版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形， 包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。 集成电路制造厂家根据这些数据来制造掩膜。 掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。 版图概述 设计者只能根据厂家提供的设计规则进行版图设计。严格遵守设计规则可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。 版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。 举例：工艺结构 以TSMC（台积电）的0.35μm CMOS工艺为例 举例：工艺结构 Feature size L=0.18um VDD 1.8V/2.5V Deep NWELL to reduce substrate noise MIM capacitor(1fF/um^2) 6 Metal 1 Poly Polycideresistor(7.5 Ohm/sq) High N/P implant resistor(59 Ohm/sq, 133 Ohm/sq) M1-M5 (78 mOhm/sq) Thick-top-metal (18 mOhm/sq) 设计规则(design rule) 版图几何设计规则可看作是对光刻掩模版制备要求