第一章 实验介绍.docVIP

第一章 实验系统介绍 一、系统概述 EL-DSP-EXP III 教学系统是一种综合的教学实验系统，采用模块化分离式结构，使用灵活，方便用户二次开发。通过“E_LAB”（详见第19页）和“TECH_V” （详见第22页）扩展总线，可以扩展声、光、机、电等不同领域的控制对象。客户可根据自己的需求选用不同类型的CPU适配板，我公司所有CPU适配板是完全兼容的，用户在不需要改变任何配置情况下，更换CPU适配板即可做TI公司的不同类型的DSP的相关试验。现已开发的CPU板类型有’C5000系列的：5402、5409、5410、5416，’C2000系列的2407。 注：我公司将陆续推出VC5509、F2812、ARM系列CPU板，最新产品信息请向总公司或各地分公司咨询。 系统组成框图 二、硬件组成 该实验系统有丰富的硬件资源可以完成多种DSP基础实验、算法实验、控制对象实验和编解码通信试验。其硬件资源主要包括： 一组CPU板接口 两组E_LAB接口 一组TECH_V接口 一组电机控制接口 一组语音接口 语音处理单元 一组仿真器接口 DA转换单元 数字量输入输出单元 USB单元 CPLD逻辑单元 直流电源单元 模拟信号源 音频信号源 液晶显示单元 AD转换单元 单脉冲单元 RS232串口单元 CAN总线单元 以太网单元 IO单元 键盘输入单元 1、CPU板接口 用来驳接不同类型的CPU板，CPU板主要由以下几个模块组成： CPU模块； 时钟模块； 复位模块； 存储器模块； CPLD模块； 扩展接口模块； 电源模块； 2407 CPU板： 图1-2、外观和接口示意图 表1-2 接口说明 序号 1 2 3 4 5 含义 DSP JTAG接口 J1 电源插口 J2 复位按钮 S1 扩展接口 P1 拨码开关 S2 序号 6 7 8 9 10 11 含义 LED 指示灯 D1、2、3 CPLD 下载口 J3 扩展接口 P2 扩展接口 P3 跳线 JUMP1、2、3 扩展接口 P4 J1：DSP JTAG接口，符合IEEE Standard 1149.1(JTAG)标准，引脚分配如下图所示：（空脚是第六脚，方形焊盘是第一脚） J2：电源插口，CPU板单独使用时，从此接口给CPU板供电，+5V，内正外负。 CPU板插在实验箱底板上时，不需要从P4电源插口供电。 S1：复位按钮，按下系统复位 JUMP1 ：2407片内FLASH写保护跳线，选配置；1、2短接允许擦除FLASH；2、3短接不允许擦除FLASH。 JUMP2：1、2短接 片上AD参考高电平为VCCA，2、3短接 AD参考高电平由外部引脚提供。 JUMP3：1、2短接 AD参考低电平为AGND，2、3短接 AD参考低电平由外部引脚提供。 J3：CPLD下载口，引脚分配如下图所示：（方形焊盘是第一脚） S2：拨码开关，设置CPU的工作状态 表1-3、 SW1开关的设置 位号 ON OFF 缺省 1 没定义（接入CPLD） 没定义（接入CPLD） OFF 2 CPU_CS=0 CPU_CS=1 OFF 3 MP/NMC=0 MP/NMC=1 OFF 4 BOOT_EN=0 BOOT_EN=1 OFF 5 MP/MC=0 DSP工作微计算机方式 MP/MC=1 DSP工作微处理器方式 OFF P1：CPU数据地址总线扩展接口 表1-5 P1管脚定义 P1管脚 对应2407管脚 备注 1 GND 地 2 D0 数据线0 3 D1 数据线1 4 D2 数据线2 5 D3 数据线3 6 D4 数据线4 7 D5 数据线5 8 D6 数据线6 9 D7 数据线7 10 D8 数据线8 11 D9 数据线9 12 D10 数据线10 13 D11 数据线11 14 D12 数据线12 15 D13 数据线13 16 D14 数据线14 17 D15 数据线15 18 GND 地 19 A17 空 20 A16 空 21 A19 空 22 A18 空 23 A1 地址线1 24 A0 地址线0 25 A3 地址线3 26 A2 地址线2 27 A5 地址线5 28 A4 地址线4 29 A7 地址线7 30 A6 地址线6 31 A9 地址线9 32 A8 地址线8 33 A11 地址线11 34 A10 地址线10 35 A13 地址线13 36 A12 地址线12 37 A15 地址线15 38 A14 地址线14 39 +5V 电源 40 +5V 电源 P