《数字逻辑系统设》(电子信息工程本科)课程教学大纲(2011年2月修订).docVIP

《数字逻辑系统设计》课程教学大纲 一、《数字逻辑系统设计》课程说明 （一）课程代码（二）课程英文名称：Digital Logic System Design （三）开课对象：电子信息工程（本科） （四）课程性质： 数字逻辑系统设计是电子信息学科的一门专业教育课。本课程的目的在于运用硬件描述语言建模、仿真和综合技术设计高性能数字信号处理电路电路、模拟电子技术、数字电子技术、电工电子学第章　概述第二章 第章第章 第章　VHDL第章　第章　VHDL结构 第章　第章　 2 0 2 期中考试及试题讲解 0-4 0 0-4 总复习 2 0 2 合 计 48-68 20-30 68-98 （八）教学方式 以多媒体教学手段为主要形式的课堂教学。 （九）考核方式和成绩记载说明 考核方式为考试。严格考核学生出勤情况，达到学籍管理规定的旷课量取消考试资格。综合成绩根据平时成绩和期末成绩评定，平时成绩占20% ，实验成绩占20%，期末成绩占60% 。 二 、讲授大纲与各章的基本要求 　 第一章 本章要达到的目的主要是让学生了解EDA技术的发展概况、实现目标及发展趋势，了解VHDL硬件描述语言、VHDL综合及VHDL自顶向下的设计方法。 ?考核要求： 1.1 电子设计自动化技术及其发展 （了解） 1.2 电子设计自动化应用对象 （了解） 1.3