毕业设计论文—-低功耗逐次逼近模数转换器的研究与设计论文.docVIP

低功耗逐次逼近模数转换器 的研究与设计 Study and Design of Low-power Successive Approximation Analog-to-digital Converter (申请清华大学工学硕士学位论文) 培 养 单 位 ： 电子工程系 学 科 ： 电子科学与技术 研 究 生 ： 指 导 教 师 :  两低功耗逐次逼近模数转换器的研究与设计 孙 彤 毕业设计（论文）原创性声明和使用授权说明 原创性声明 本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得 及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。 作 者 签 名：　　 　 　　日　 期：　　 　 　　 指导教师签名：　　 　 　　 日　　期：　　 　 　　 使用授权说明 本人完全了解 大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。 作者签名：　　 　 　　 日　 期：　　 　 　　 摘 要 逐次逼近模数转换器（ADC）具有中等转换精度和中等转换速度，采用CMOS工艺实现可以保证较小的芯片面积和低功耗，而且易于实现多路转换，在精度、速度、功耗和成本方面具有综合优势，被广泛应用于工业控制、医疗仪器以及微处理器辅助模数转换接口等领域。 论文工作设计了一个电源电压为2.5V，精度为12位，速度为500kS/s的低功耗逐次逼近ADC。电路采用单端轨到轨输入，并具有省电模式。研究工作主要分为三个部分：①研究设计了一个分段电容DAC），高端低端各6位，共有128个单位电容，减小了芯片面积，降低了动态功耗，而且高3位采用温度计编码，保证了DAC高位的单调性；分段电容阵列的版图采用共中心的对称布局，以提高电容的匹配精度。②对多级结构比较器进行了研究设计。比较器由三级前置放大器和一级锁存器组成，根据每级前置放大器的位置不同，对它们的增益、带宽、功耗进行了优化，每级前置放大器和模拟缓冲级电路的设计也减小了回程噪声的影响；比较器的设计应用了失调校准技术。仿真结果显示，该比较器可以有效消除③对控制电路进行了研究设计。采用分模块设计方法，使用verilog-HDLAbstract Successive approximation analog-to-digital converters (ADCs) have medium resolution and medium speed, small chip area and low power consumption can also be achieved in CMOS process. Moreover, it is convenient to make multi-channel conversion. Due to their mixed advantages in resolution, speed, power and cost, successive approximation ADCs are widely applied in industry controlling, medical instruments, auxiliary analog-to-digital interfaces of micro-processors and so on. A 2.5V, 12bit, 500kS/s low-power successive approximation ADC is designed in this thesis, which adopts single rail-to-rail input and has power-down mode. Study work can be categorized into 3 parts: ①A segmented capacitive digital-to- analog converter (DAC) is designed with 2 separated 6-bit arrays which consist of 128 unit cap