实验3 设计FIR（有限冲激响应）滤波器 .doc

实验 3: 设计 FIR（有限冲激响应）滤波器 针对 Spartan-3E 开发套件 介绍 在这个实验里, 将向你展示通过系统发生器的FIR 和 FDATool模块来指定、模拟和实现FIR滤波器的方法. FDATool 模块被用来定义滤波器的阶数和系数, FIR模块被用作 Simulink 模拟以及在 FPGA中用 Xilinx ISE来实现设计.你也可以通过实际硬件来运行它以验证这个设计的功能. 注意: 在 c:\xup\dsp_flow\labs\labsolutions\lab3\ 目录下有完整的例子. 目标 在完成这个试验后, 你将能够: 用 FDATool 模块输入你的滤波器指数，在设计中使用产生的系统或把它储存在工作区 使用具有 FDATool 模块产生的系数的FIR模块, 并在Simulink中运行 bit-true 仿真 产生设计并用 Resource Estimator 模块和post-map 报告估计资源利用量 设计描述 你是Cyberdyne系统的一个dsp设计者. 你的公司正在调查用数字滤波器代替安防检测器中的模拟滤波器，以尝试提高性能和降低整个系统的成本. 这将使贵公司可以进一步渗入日益增长的安防市场. 一个单频取样滤波器设计如下: Sampling Frequency (Fs)（采样频率） = 1.5 MHz Fstop 1 = 270 kHz Fpass 1 = 300 kHz Fpass 2 = 450 khz Fstop 2 = 480 kHz Attenuation on both sides of the passband（双边通频带衰减） = 54 dB Pass band ripple（通频带脉动） = 1 因为灵活性和上市时间的原因，Cyberdyne已经选择FPGA来实现它. 你的HDL设计经验是有限的. 因为你对MathWorks的产品比较熟悉，所以System Generator for DSP会是一个在FPGA中实现滤波器的优秀解决方案. 你的经理 Miles Booth 已经要求你创建一个在即将完成的 Spartan-3E? 原型板上实现的滤波器的原型. 这个原型必须尽可能快地完成，这是因为Aggressive Security会议即将来临, 这个会议是业界今年最大的会议，我们不能错过它. 你的经理已经提供了具有输入源和输出接收端的最初模型. 你的设计必须用随机输入源和来自DSP Blockset的chirp信号来仿真. 为分析滤波器的输出, 输入和输出信号在频谱示波器中显示. 频谱示波器用来比较在FPGA中实现的定点 FIR 滤波器的录放频谱响应. 两个不同的输入源用来仿真这个滤波器: chirp 信号模块, 其扫描频率为 6 KHz 到 10 KHz ，不管其瞬时输出频率 随机信号源发生器, 它输出范围在－1.9到1.9的均匀分布的随机信号. 因为均匀信号是有界的，它是驱动定点滤波器的较好的选择. 设计流程 这个试验由六个主要步骤组成. 在步骤1，你将用系统发生器的FDATool模块来产生指定FIR滤波器的系数. 在步骤2, 你将把这个系数与 FIR filter 模块联系起来. 步骤3要求你用两个已提供的输入源仿真这个设计并分析系数和输入信号宽度变化的影响. 在步骤4, 你将要添加一个转换模块以调整输出宽度，添加一个延时模块以提高效率，添加一个资源估计模块以估计资源占用量，从而完成整个设计. 在下一步将实现这个设计. 在每一步总的指示下面, 你会发现手把手的说明和图表，指出了实现总的指示的更多细节. 如果你对个别指导有信心, 可以略过手把手的说明，跳到下一步的总指示. 注意: 如果你当时不能完成这个实验, 你可以从Xilinx大学计划网站 下载实验文件 产生FIR滤波器所需的系数 步骤 1 实验总流程: 从 Xilinx Blockset ( DSP blockset中添加FDATool模块到包含一个 DA FIR 滤波器的设计中. 按照下列要求用FDATool模块产生FIR滤波器的系数 Sampling Frequency (Fs) （采样频率） = 1.5 MHz Fstop 1 = 270 KHz Fpass 1 = 300 KHz Fpass 2 = 450 Khz Fstop 2 = 480 KHz Attenuation on both sides of the passband（双边通频带衰减） = 54 dB Pass band ripple（通